JPH0443439A - 周辺制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周辺制御装置に関し、特にプログラム動作時に
指定したアドレスを通過した時点でのレジスタ情報等の
装置の動作情報を任意に収集可能とする保守・診断機能
を有する周辺制御装置に関する。

〔従来の技術〕

従来、この種の周辺制御装置は、プログラム中の特定な
アドレスに固定的に装置の動作情報を記録する処理を設
定していた。また、読み書き可能な記憶素子上のプログ
ラムの場合は、サービスプロセッサ等を用いて外部から
プログラムの一部を書き替えることによって、目的とす
るアドレスで装置の動作情報を記憶素子上に記録する処
理を行なっていた。

〔発明が解決しようとする課題〕

上述した従来の周辺制御装置は、目的とするアドレスを
通過した時点での動作情報を収集する手段として、プロ
グラムの一部を書き替えて動作情報を収集し、記憶素子
上に記録する処理を行なうプログラムを呼び出していた
。

読み書き可能な記憶素子上で書き替えを行なった場合、
周辺制御装置が初期設定を行うたびごとに書き替えが無
効化され、再度書き替えを行なわねばならないという、
欠点がある。

また、周辺制御装置のプログラムが磁気記憶媒体で存在
し、初期設定のたびにブートロードされる形式となって
いるものでは、磁気記憶媒体中のプログラムを書き替え
る方法もある。しかし、この場合、目的とするアドレス
での情報収集を中止する場合や、情報を収集するためア
ドレスを変更する場合など、プログラムの書き替えや、
修正を重ねているとプログラムを破壊する可能性が増大
し、その扱いはきわめて慎重さを要求され、一般に扱い
にくいという欠点がある。

さらに、プログラムが書き込み不可能な不揮発性記憶素
子上に存在する場合、プログラムの書き替えによって任
意のアドレスでプログラム動作の情報を得たり、実行速
度の低下を防ぐために情報収集を途中で中止するという
ことが不可能であるという欠点がある。

〔課題を解決するための手段〕

本発明の周辺制御装置は、インタフェースによって上位
装置と接続され、マイクロプロセッサとマイクロプログ
ラム実行時に実行アドレスを示すプログラムカウンタと
マイクロプログラムを格納するメモリとを有し、プログ
ラムカウンタで指示されたアドレスに格納されたデータ
をメモリより順次読み出すことにより制御を行う周辺制
御装置において、 上位装置から指定されたアドレスイメージを格納するア
ドレス格納手段と、前記アドレスイメージと前記プログ
ラムカウンタの値とを比較し、致した時に前記マイクロ
プロセッサに対して割込み信号を発生する比較手段と、
割込み発生時に装置の動作情報を収集し、記憶する記憶
手段とを備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

プログラムカウンタ１は、プログラムの実行アドレスが
格納され、アドレス格納レジスタ２とともに比較器３に
接続されている。比較器３は割込み信号線４を介してＣ
ＰＵの制御回路５と接続されている。割込みベクトル６
は割込みが発生した時に実行が開始されるアドレスが格
納されており、内部バス７を介してプログラムカウンタ
１と接続されている。また、レジスタを含む装置の動作
情報を格納する記憶回路８と、マイクロプログラム格納
領域９と、プログラムの実行によって随時更新されるレ
ジスタ類１０とは、内部ノ（スフに接続されている。さ
らに、この周辺制御装置はボート１１から上位装置との
インタフェース１２を介し、上位装置１３に接続されて
いる。

次に上記構成にもとづいた本実施例の動作を説明する。

まず、割込み処理を行なわせるアドレスをボート１１で
上位装置１３からインタフェース１２を介し受は取り、
アドレス一致比較用のアドレスデータとして、アドレス
格納レジスタ２に格納する。比較器３でプログラムカウ
ンタ１の値とアドレス格納レジスタ２の値とを常に比較
し、一致した時点で割込み信号線４によってＣＰＵの制
御回路５に割込み要求を出す。割込み要求によってＣＰ
Ｕの制御回路５は、割込みベクトル６の内容を内部バス
７を介してプログラムカウンタ１にセットさせることに
より、プログラム格納領域９に格納されているプログラ
ムの実行アドレスを割込みベクトル６で指定した割込み
処理プログラムの先頭アドレスに変更する。

被割込みプログラムへの戻りアドレスは、記憶回路８に
一時的に退避しておく。割込み処理プログラムに、従っ
てＣＰＵの制御回路５が動作することによって記憶回路
８にレジスタ類１０の内容や装置の動作に関する情報を
格納する。割込み処理プログラムの終了時に、記憶回路
８に退避していた被割込みプログラムへの戻りアドレス
を、プログラムカウンタ１にセットすることによりもと
の処理を継続する。

〔発明の効果〕

以上説明したように本発明は、プログラム実行時の動作
情報を得るために目的とするアドレスで割込みを行って
処理をするため、プログラムを書き替える必要がなく、
誤ってプログラムを破壊することを防ぐことができると
いう効果がある。また、プログラムが書き込み不可な不
揮発性記憶素子上で動作していても、目的とするアドレ
スを通過した時点で動作情報を得ることができるという
効果がある。さらに、アドレスの設定操作を上位装置か
ら行うため、遠隔操作で情報収集が上位装置から自由に
行なえるという効果もある。

ジスタ、３・・・比較器、４・・・割込み信号線、５・
・・ＣＰＵの制御回路、６・・・割込みベクトル、７・
・・内部バス、８・・・記憶回路、９・・・マイクロプ
ログラム格納領域、１０・・・レジスタ類、１１・・・
ボート、１２・・・上位装置とのインタフェース、１３
・・・上位装置。

Claims (1)

1. 【特許請求の範囲】 インタフェースによって上位装置と接続され、マイクロ
   プロセッサとマイクロプログラム実行時に実行アドレス
   を示すプログラムカウンタとマイクロプログラムを格納
   するメモリとを有し、プログラムカウンタで指示された
   アドレスに格納されたデータをメモリより順次読み出す
   ことにより制御を行う周辺制御装置において、 上位装置から指定されたアドレスイメージを格納するア
   ドレス格納手段と、前記アドレスイメージと前記プログ
   ラムカウンタの値とを比較し、一致した時に前記マイク
   ロプロセッサに対して割込み信号を発生する比較手段と
   、割込み発生時に装置の動作情報を収集し記憶する記憶
   手段とを備えて成ることを特徴とする周辺制御装置。