JPH0340996B2

JPH0340996B2 -

Info

Publication number: JPH0340996B2
Application number: JP57218931A
Authority: JP
Priority date: 1982-12-14
Filing date: 1982-12-14
Publication date: 1991-06-20
Also published as: US4571624A; JPS59108476A

Description

【発明の詳細な説明】本発明は２次元固体撮像装置及びその読出し方
法に関するものであり、更に詳しくは静電誘導ト
ランジスタを光検出及びスイツチング素子として
１つの画素セルを構成し、これを２次元方向に多
数配列して成る２次元固体撮像装置及びその読出
し方法に関するものである。

従来の固体撮像装置は光検出用のダイオードと
スイツチ用のトランジスタにより１つのセルが構
成されていて、光検出をダイオードで行ない、こ
のダイオードで検出した光の信号そのものを映像
信号として取り出すので、信号出力が小さく感度
が悪いという欠点を有している。従つてかかる従
来の固体撮像装置では感度の点から集積度を高め
る上に限界がある。

そこで、本願出願人は光検出に光感度の大きい
静電誘導トランジスタを用いてゲート領域に光信
号を蓄積し、このゲート領域のポテンシヤルに応
じてソース・ドレイン間の電流を制御して映像信
号を取り出すことによつて高い信号出力の得られ
る固体撮像装置を特願昭56−204656号により既に
出願している。

第１図はかかる固体撮像装置に使用する画素セ
ルの一実施例を示す素子断面図である。同図にお
いて１はSiのn⁺基板、２は高抵抗なn^-（ないしは
真性）半導体領域でチヤンネルとなるべき領域、
３はドレイン領域となる高不純物密度なn⁺領域、
４−１及び４−２はチヤンネル領域を塞がない形
状にしたそれぞれコントロールゲート及びシール
デイングゲートとなるべき高不純物密度なp⁺領
域、６はコントロールゲート領域上にコンデンサ
を形成するためのSiO₂膜、Si₃N₄膜のような絶縁
膜、７，８，９はそれぞれゲート、ドレイン、ソ
ース電極であり、少なくともゲート電極７は入射
光１８に対して透明な透明電極となつている。９
はSiO₂等の表面保護膜である。

１１はスイツチング用のトランジスタ、φ_Sはそ
の制御信号、１３はφ_Gという読出しパルス電圧
を図示しない画素選択回路からゲート電極７に加
える選択線、１４は負荷抵抗、１５はビデオ電圧
電源、１６は信号読出し線、１７は出力端子、１
８は光入力である。

２つのゲート領域４−１及び４−２のうち、
p⁺領域４−１は光入力により励起された電荷が
蓄積されることによりソース・ドレイン間の電流
を制御するためのコントロールゲートであつて絶
縁物６及び電極７によつてコンデンサが形成され
ている。他方のp⁺領域４−２はシールデイング
ゲートであり、コントロールゲート４−１及び
n⁺ドレイン領域３を囲つている形状をしており、
これらコントロールゲート４−１及びシールデイ
ングゲート１３によりチヤンネル中に電位障壁を
形成する。第２図では１個の画素セルしか示して
いないがこのシールデイングゲート４−２は沢山
の画素セルを形成したときに各セルを空乏層で相
互に分離する働きを持つている。このシールデイ
ングゲート４−２は場合によつてはある電位を加
えてもよいし、抵抗を介して接地してもよい。

第２図は第１図に示した画素セルの等価回路で
あり、この図面を用いてその動作を説明する。同
図において、光入力１８があると第１図の断面図
に示す静電誘導トランジスタ１００のゲート領域
４−１に光励起された正孔が流れ込むことによつ
て光信号の書込みが行なわれる。次にトランジス
タ１１のベース（ないしはゲート）にφ_Sというパ
ルス電圧が加わると電源１５の電圧が第１図の断
面図に示す静電誘導トランジタ１００のソース・
ドレイン間に加える。更にゲート領域４にφ_Gと
いうパルス電圧が印加され静電誘導トランジスタ
１００が導通すると、光入力１８に対応してドレ
イン電流が生じ出力端子１７により出力信号が得
られる。この出力は光入力１８の強弱によつて変
化し、増幅率10³以上となり従来のバイポラトラ
ンジスタよりも１桁以上大きいという特徴を有し
ており、更に得られる出力信号のダイナミツクレ
ンジも大きいという特徴を有している。なおゲー
トに接続されたコンデンサは直流カツトの作用と
光信号の蓄積のために設けられたものである。

かかる構成を有する固体撮像装置は上記の如く
単体の画素セルにおいて好ましい特性を有するも
のであるが、かかる画素セルを２次元方向に多数
配列して２次元固体撮像装置を形成した場合、そ
の読出し方法において新たな工夫を必要とするこ
とを本発明者らは見い出した。

即ち、一般に２次元固体撮像装置を用いてテレ
ビジヨン信号を得る場合、画像信号の蓄積及び読
出しはフイールド単位あるいはフレーム単位で繰
返して行なう必要があり、従つて１つの画素セル
あるいは１つの水平ラインに接続されている各画
素セルの画像信号の読出し（１水平走査）完了
後、次のフイールドあるいはフレームにおけるそ
の画素セルあるいはその水平ラインに接続されて
いる各画素セルの読出しを行なうまでがその画素
セルの画素蓄積しうる時間となる。従つて１つの
画素セルあるいは１つの水平ラインに接続されて
いる各画素セルの読出しが行なわれた直後にはそ
の画素セルはリフレツシユ（クリア）され新たな
画像信号の蓄積を開始する必要がある。

ここで現在汎用されているフオトダイオードと
MSトランジスタを組合せたMOS型の２次元固体
撮像装置は、MOSトランジスタがオフの間にフ
オトダイオードに入射した光に応じたキヤリアを
MOSトランジスタのソース接合部に接続し、
MOSトランジスタをONさせると共に該MOSト
ランジスタのドレインに接続したトランジスタを
ONさせて、ドレインからソースを再び充電させ
る電流を流してその多少によつて信号を取り出す
ものであるから、その画素セルの読出し工程がそ
のままその画素のリフレツシユに相当するので、
前記MOSトランジスタのゲートに印加するパル
スφ_G及び該MOSトランジスタのドレインとビデ
オ電源（及び出力端子）の間に設けられたトラン
ジスタのゲートに印加するパルスφ_Sのいずれを先
行してONしてもテレビジヨン信号を得ることが
可能である。

これに対して前述の静電誘導トランジスタを用
いてゲート領域に光信号を蓄積し、このゲート領
域のポテンシヤルに応じてソース・ドレイン間の
電流を制御して映像信号を得る固体撮像装置にお
いては、映像信号の読出しを行なつた後直ちにゲ
ート領域に蓄積されている画像信号をリフレツシ
ユしなければ新たな画像信号の蓄積を行なうこと
ができず、従つてテレビジヨン信号を得ることが
できない。例えば第３図に示す如く垂直走査回路
２０によつて読出し線１６−１…１６−Ｌを順次
選択し、水平走査回路２１によつて選択線１３−
１…１３−Ｋを選択する。第４図に示すようにま
ずφ_S1で読出し線１６−１を選択し、このパルス
φ_S1期間中にφ_G1，φ_G2…φ_GKを順次選択してその読
出し線に接続した画素セル１−１，２−１…Ｋ−
１の画素信号を読出した後、次のφ_S2で読出し線
１６−２を選択し、このパルスφ_S2の期間中に
φ_G1，φ_G2…φ_GKを順次選択し、同様にφ_S3，φ_S4…
を順次選択してゆく場合に、すでに読出しが行な
われた読出し線１６−１に接続した画素セル１−
１，２−１…Ｋ−１の各ゲート領域４−１に蓄積
されている光信号は全くリフレツシユされないこ
ととなる。ここで、読出し線１６−１に接続して
いる画素セル１−１，２−１…Ｋ−１のゲート領
域４−１をリフレツシユするためにゲートパルス
φ_G1…φ_GKの電圧を大きくしてゲート領域４−１に
蓄積されている光信号を排出することも考えられ
るが、このようにすると選択線１３−１，…１３
−Ｋで共通に接続されているすべての画素セルの
蓄積光信号も排出され、２次元の画像読出しが全
く不可能となつてしまう。

従つて本発明の目的は光検出に光感度の大きな
静電誘導トランジスタ、スイツチ用に光検出と同
じ静電誘導トランジスタを使つた１セル１トラン
ジスタ式の２次元固体撮像装置を提供せんとする
ことにある。

本発明の他の目的は上記の２次元固体撮像装置
を用いてテレビジヨン信号を得るに好適な２次元
固体撮像装置の読出し方法を提供せんとすること
にある。

即ち本発明は上記の２次元固体撮像装置におい
て、シールデイングゲート領域が各画素セル行方
向又は列方向のいずれか一方に電気的に共通であ
り、他方に電気的に独立して複数個形成されてお
り、これら複数個のシールデイングゲート領域に
独立して電圧印加可能となつている２次元固体撮
像装置である。

即ち、本発明は上記の２次元固体撮像装置の読
出し方法において、複数画素セルの第１のゲート
領域をコンデンサを介して行方向に共通に接続し
た複数本の選択線を順次１水平走査期間選択して
第１のゲート領域に読出し用パルス電圧を印加
し、この１水平走査期間内に一方の主電極領域を
複数セル列方向に共通に接続した複数本の信号読
出し線を順次選択して該主電極領域に読出し用パ
ルス電圧を印加して前記選択線によつて選択され
た画素セルの画像信号を読み出すと共に、読出し
を終了した１本の選択線に対応する画素セルの第
２のゲート領域を行方向に共通に接続したリフレ
ツシユ線に前記読出し用パルスと反対の極性のリ
フレツシユ用電圧を印加することにより第１のゲ
ート領域の蓄積電荷を排出させるようにした２次
元固体撮像装置の読出し方法である。

更に本発明は上記の２次元固体撮像装置の読出
し方法において、複数画素セルの一方の主電極領
域を複数セル列方向に共通に接続した複数本の信
号読出し線を順次１水平走査期間選択して該主電
極領域に読出し用パルス電圧を印加し、この１水
平走査期間内に第１のゲート領域をコンデンサを
介して行方向に共通に接続した複数本の選択線を
順次選択して第１のゲート領域に読出し用パルス
電圧を印加して前記読出し線によつて選択された
画素セルの画像信号を読出すと共に、読出しを完
了した１本の信号読出し線に対応する画素セルを
列方向に共通に接続したリフレツシユ線に前記読
出し用パルス電圧と反対の極性のリフレツシユ用
電圧を印加することにより第１のゲート領域の蓄
積電荷を排出させるようにした２次元固体撮像装
置の読出し方法である。

次に図面を参照して本発明の実施例を詳細に説
明する。

第５図を参照すると本発明に従つて構成された
固体撮像装置の１つの画素セル１００が断面図で
示されている。以下の図において第１図〜第４図
に示されたのと同様の構成要素は同じ参照参考で
示されている。

第５図の画素セルすなわち静電誘導トランジス
タ１００では、酸化膜９の上にたとえばPSG（リ
ンケイ酸ガラス）などの層間分離層１０２が示さ
れている。分離層１０２及びその下の酸化膜９の
シールデイングゲート領域４−２の一部に対応す
る部分には開口が設けられ、シールデイングゲー
ト電極１０４が形成されている。このゲート電極
１０４にはリード１０６からリフレツシユ（クリ
ア）パルスφ_Rが供給される。したがつて、コン
トロールゲート電極７へのリード１３には読出し
ゲートパルスφ_Gのみが供給される。

第６図は第５図の画素セルの等価回路を示す
が、コントロールゲート領域４−１、チヤンネル
領域２及びシールデイングゲート領域４−２の間
には図示のような極性の寄生トランジスタ１１０
が形成されている。たとえばコントロールゲート
電極７に対してシールデイングゲート電極１０４
を負にバイアスすると、トランジスタ１１０は単
なる抵抗として機能する。これを利用してコント
ロールゲート領域４−１の蓄積電荷を排出し、画
素セル１００をリフレツシユさせることができ
る。その原理を第７図を参照して説明する。

第７図では、コントロールゲート（CG）領域
４−１、ソース(S)（またはドレーン領域）３及び
シールデイングゲート（SG）領域４−２の電位
構造が概念的に示され、実線２００及び２０２並
びに点線２０４は価電子帯の上限レベルを示すも
のと考えてよい。コントロールゲート領域４−１
付近に光１８（第１図）が入射すると電子正孔対
が発生し、拡散電位差によつて電子と分離された
正孔２０６はコントロールゲート領域４−１に多
く蓄積される。したがつてコントロールゲート領
域４−１の電位は、点線２０４で示すように若干
低下する。

シールデイングゲート電極１０４に電圧が外部
から印加されない状態では、その電位は実線２０
０で示すようにほぼコントロールゲート領域４−
１のそれと等しい。そこでシールデイングゲート
電極１０４に十分な負の電圧を印加すると、実線
２０２で示すようにその電位が上昇し、電位の井
戸２０８が消失する。そこで、コントロールゲー
ト領域４−１にこれまで蓄積されていた正孔２０
６はシールデイングゲート領域４−２に流れ込
み、負の電極φ_Rに向けて排出される。正孔２０
６の排出後、シールデイングゲート領域４−２の
電位を元に戻せば再び入射光１８によつて正孔２
０６が蓄積し得る状態となる。このようにしてコ
ントロールゲート領域４−１のリフレツシユ動作
が行なわれる。

第８図及び第９図は本発明に用いられる２次元
固体撮像装置の一実施例及びその動作のタイミン
グを示す図であり、前記第３図及び第４図と同一
の部分には同一の符号を付し説明を省略する。

第８図において信号読出し線１６−１，…１６
−ｎはスイツチ用トランジスタ１１−１…１１ｎ
を介して出力端子１７に接続されている。このス
イツチ用トランジスタ１１−１…１１−ｎは水平
走査回路６２によつて選択されφ_S1，φ_S2…φ_Soな
るパルスによつて読出し線１６−１…１６−ｎを
順次選択してビデオ電圧を選択された列の各画素
セル１００のドレイン領域に印加するようになつ
ている。選択線１３−１…１３−ｍはスイツチ用
トランジスタ６０−１…６０−ｍ及び抵抗３００
を介して正の電圧E_Gの電源３０２に接続されて
いる。スイツチ用トランジスタ６０−１…６０−
ｍの各ゲート（またはベース）には読出し用垂直
走査回路６３から読出し用ゲートパルスφ_G1，φ_G2
…φ_Gnが供給される。読出し用ゲートパルスφ_G1,
φ_G2…φ_Gnは、第９図に示すようにそれぞれ１水平
走査（1H）期間中ONし、互いに1H期間ずつ位
相がずれている。その繰返し周期は１フイールド
（1V）期間である。従つて選択線１３−１…１３
−ｍには順次１水平走査期間毎に電源３０２から
抵抗３００を通して電圧E_Gが印加されることと
なる。パルスφ_S1，φ_S2…φ_Soは第９図に示すよう
に、繰返し周期が1Hに等しく互いに位相が１画
素分だけずれてパルス幅が１画素期間に相当する
パルスである。したがつて各画素セル１００には
順次１画素期間、電源１５の電圧E_Sが抵抗１４を
通して印加される。

この２次元画素セルアレイの各行ごとに、各画
素セル１００のシールデイングゲート電極１０４
（第５図）のリード１０６−１…１０６−ｍが複
式に接続され、スイツチ用トランジスタ６１−１
…６１−ｍ及び抵抗３０４を介して負の電圧E_R
の電源３０６に接続されている。スイツチ用トラ
ンジスタ６１−１…６１−ｍのゲート（またはベ
ース）はリフレツシユ用垂直走査回路６４に接続
され、順次リフレツシユ（クリア）パルスφ_R1，
φ_R2…φ_Rnが供給される。リフレツシユパルスφ_R1，
φ_R2…φ_Rnは、対応する読出し用ゲートパルスφ_G1，
φ_G2…φ_GnのOFFの期間中に生起する、すなわち
OFFの期間中にON状態をとるパルスであればよ
く、その繰返し周期は読出し用ゲートパルスφ_G1，
φ_G2…φ_Gnと同様に1V期間であり、そのパルス幅
は画素セル１００のコントロールゲート領域４−
１（第５図）の蓄積電荷を十分に排出できる長さ
であればよい。コントロールゲート領域４−１の
蓄積電荷の排出は、領域４−１に排出のために加
わる電圧とその印加時間に依存するので、本実施
例ではリフレツシユパルスφ_R1，φ_R2…φ_Rnのパル
ス幅が1H期間に等しくなるように電圧E_Gが選ば
れている。勿論、電圧E_Rをさらに低くしてリフ
レツシユパルスφ_R1，φ_R2…φ_Rnのパルス幅を長く
するようにしてもよい。また、この実施例では各
リフレツシユパルスφ_R1，φ_R2…φ_Rnは対応する読
出し用ゲートパルスφ_G1，φ_G2…φ_Gnの直後に続い
ているが、必らずしもそのようにする必要はなく
リフレツシユ後入射光１８（第１図）による電荷
蓄積が十分に行なえる余裕を残してリフレツシユ
動作が完了できるかぎり、対応する読出し用ゲー
トパルスφ_G1，φ_G2…φ_Gnに対してこれを遅らせて
もよい。いずれにせよ、リフレツシユパルスφ_R1，
φ_R2…φ_RnのON期間だけ各画素セル１００のシー
ルデイングゲート領域４−２（第５図）には抵抗
３０４を通して電圧E_Rが順次供給される。

このように読出し用垂直走査回路６３及びリフ
レツシユ用垂直走査回路６４は互いに同期して動
作することが好ましい。例えば第９図に示すよう
にφ_G1なるパルスで選択線１３−１が選択され、
その期間内にφ_G1，φ_G2…φ_Goなる読出しパルスが
与えられて画素セル１−１，１−２…１−ｎの画
像信号の読出しが行なわれる。次にφ_G2で選択線
１３−２が選択され画素セル２−１，２−２…２
−ｎについて同様の読出しが行なわれるが、その
間にφ_R1なるパルス電圧を画素セル１−１，１−
２…１−ｎに印加して、これらの画素セル１−
１，１−２…１−ｎのゲート領域をリフレツシユ
することが好ましい。リード線１０６−１…１０
６−ｍに印加されるリフレツシユ用の電圧E_Rは
読出し用ゲート電圧E_Gと反対の極性であること
が画素セルのリフレツシユのために必要である。

このように本実施例では、１本の水平走査線す
なわち１行の画素セル１００を読み出した後、そ
れ以降の水平走査線すなわちそれ以降の行の画素
セル１００を読み出している間にこの読出しとは
独立してリフレツシユ動作を行ない、これを順次
垂直に走査することによつて、１フイールドのテ
レビジヨン走査（読出し及びリフレツシユ）を行
なうことができる。

第１０図及び第１１図は本発明に用いられる２
次元固体撮像装置の他の実施例及びその動作タイ
ミングを示す図であり、前記第３図、第４図並び
に第８図、第９図と同一の部分には同一の符号を
付して説明を省略する。

第１０図において、信号読出し線１６−１…１
６−ｎはスイツチ用トランジスタ１１−１…１１
−ｎを介して出力端子１７に接続されている。こ
のスイツチ用トランジスタ１１−１…１１−ｎは
垂直走査回路４０２によつて選択され、φ_S1，φ_S2
…φ_Soなるパルスによつて読出し線１６−１…１
６−ｎを順次選択してビデオ電圧を選択された列
の画素セル１００のドレイン領域に印加するよう
になつている。選択線１３−１…１３−ｍは読出
し用水平走査回路４０３から読出し用ゲートパル
スφ_G1，φ_G2…φ_Gnが供給される。各セル１００の
ドレイン領域に印加されるパルスφ_S1，φ_S2…φ_So
は第１１図に示すようにそれぞれ１水平走査
（1H）期間中ONし、互いに1H期間づつ位相がず
れている。その繰り返し期間は１フイード（1V）
期間である。従つて信号読出し線１６−１…１６
−ｎには順次１水平走査期間毎に電源１５から抵
抗１４を通して電圧E_Sが印加されることになる。
パルスφ_G1，φ_G2…φ_Gnは第１１図に示すように繰
り返し周期が1Hに等しく互いに位置が１画素分
だけずれてパルス幅が１画素期間に相当するパル
スである。従つて各画素セル１００には順次１画
素期間、水平走査回路４０３から読出し用ゲート
パルスφ_Sの電圧が印加される。つまり、前記第８
図及び第９図に示した例と全く逆の走査が行なわ
れるのである。

この２次元画素セルアレイの各列ごとに、各画
素セル１００のシールデイングゲート電極１０４
（第５図）のリード４０１−１…４０６−ｎが複
式に接続され、スイツチ用トランジスタ６１−
１，…６１−ｎ及び抵抗３０４を介して負の電圧
E_Rの電源３０６に接続されている。スイツチ用
トランジスタ６１−１…６１−ｎのゲート（また
はベース）はリフレツシユ用垂直走査回路６４に
接続され、順次リフレツシユ（クリア）パルス
φ_R1，φ_R2…φ_Roが供給される。

このリフレツシユアルスφ_R1，φ_R2…φ_Roと各セ
ル１００のドレイン領域に印加されるパルスφ_S1，
φ_S2…φ_Soとの相対的な関係及びリフレツシユ用パ
ルスの極性等は前記第８図及び第９図に示した例
のリフレツシユパルスφ_R1，φ_R2…φ_Rnと読出し用
ゲートパルスφ_S1，φ_S2…φ_Snの関係等と全く同等
であつてよい。

この例によれば、１本の信号読出し線に接続さ
れている画素セル１００を読み出した後、それ以
降の水平走査すなわち、それ以降の信号読出し線
に接続されている画素セル１００を読み出してい
る間にこの読出しとは独立してリフレツシユ動作
を行ない、これを順次垂直に走査することによつ
て、１フイールドのテレビジヨン走査（読出し及
びリフレツシユ）を行なうことができる。

本発明に用いられる２次元固体撮像装置の各画
素セルは前記第５図に示されるものを用いるが、
かかる画素セルを構成するトランジスタを静電誘
導トランジスタとするためには、チヤンネルとな
るn^-領域２の不純物密度は、おおよそ１×10¹⁶cm
^-3以下、ゲート、ソース、及びドレイン領域の不
純物密度は、おおよそ１×10¹⁸cm^-3以上とする。
ゲート電圧が0Vでもドレイン電流が流れないた
めには、拡散電位のみで、ゲートとゲートの間及
びチヤンネルが既に空乏層化するような寸法と不
純物密度に選ぶ。ゲートの厚さを厚くして、ゲー
ト間隔を小さくすればより一層容易となることは
いうまでもない。光増幅をさせるので、各工程で
は結晶に転位、欠陥等が導入されないように注意
する必要があり、例えばp⁺ゲートをボロン拡散
するときには、格子歪みを起さないように族原
子を用いて格子歪の補償をする。光により励起さ
れた電子、正孔対がチヤンネルn^-領域で容易に
再結合しないためには、チヤンネル領域における
キヤリアの寿命が長いことが必要で、工程の最終
段階において、重金属に対するゲツタリングを施
してチヤンネル領域のキヤリア寿命を上げる。

第５図に示したコントロールゲート４−１とシ
ールデイングゲート４−２を分割した形態の分割
ゲート型SITは隣接する画素セルとのセル間分離
が良好であるので高集積化する上で好ましい。こ
のような第５図に示す画素セルの配置を電極と共
に平面図及び断面図としてそれぞれ第１２Ａ図及
び第１２Ｂ図に示している。シールデイングゲー
ト領域４−２はコントロールゲート領域４−１及
びドレイン（ドレイン電極）３を囲んで第１２Ａ
図の縦方向（第８図の行方向）の行ごとに各画素
セルにわたつて共通に設けられ、電極リード１０
６に接続されている。各行の間はSiO₂などの切
込み酸化物層４００によつて絶縁分離されてい
る。１３は読出し線であつてドレイン３にハツチ
ングで示した部分で電気的に接触しており、他の
部分では電気的に絶縁されており、コントロール
ゲート４−１部分は開孔となつている。１６は選
択線であり、コントロールゲート４−１部に破線
でハツチングがされている部分でコントロールゲ
ートのコンデンサを形成しており、この電極は書
き込むべき光に対して透明である必要がある。

第１３Ａ図及び第１３Ｂ図は画素セルの他の構
成例を示すそれぞれ第１２Ａ図及び第１２Ｂ図と
同様の図である。この例では、各画素セル１００
の四方がSiO₂などの酸化物層４００Ａで囲まれ、
これによつて他の画素セルと素子分離されてい
る。また、ソース領域３はコントロールゲート領
域４−１の四辺のうちの一辺に対応してのみ設け
られている。シールデイングゲート領域４−２は
第１３Ａ図の縦方向すなわち第９図の行方向に各
行ごとに電極リード１０６によつて共通に接続さ
れている。

第１２Ａ図、第１２Ｂ図、第１３Ａ図及び第１
３Ｂ図の画素セル構造は第８図及び第９図に示し
た実施例に好適な構造であるが、第１０図及び第
１１図に示した実施例に好適な構造を第１４Ａ図
及び第１４Ｂ図に示す。この例においては、シー
ルデイングゲート領域４−２はコントロールゲー
ト領域４−１及びドレイン領域（電極）３を囲ん
で第１４Ａ図の横方向（第１０図の列方向）の列
のごとに各画素セルにわたつて共通に設けられ電
極リード４０６に接続されている。各列の間は
SiO₂などの切込み酸化物層４００Ｂによつて絶
縁分離されている。１３は読出し線であつてドレ
イン３にハツチングで示した部分で電気的に接触
しており、他の部分では電気的に絶縁されてお
り、コンロールゲート４−１部分は開孔となつて
いる。１６は選択線であり、コントロールゲート
４−１部に破線でハツチングがなされている部分
でコントロールゲートのコンデンサを形成してお
り、この電極は書き込むべき光に対して透明であ
る必要がある。勿論第１１図に示した実施例にお
いても第１３Ａ図及び第１３Ｂ図に示した如く各
画素セル１００四辺をSiO₂などの酸化物で囲ん
だ構造にしうることは言うまでもない。

これらの実施例において、シールデイングゲー
ト領域４−２は、行又は列方向において行又は列
ごとに電気的に接続されていればよい。したがつ
て図示の実施例のように、各画素セル１００ごと
にシールデイングゲート領域４−２がn^-エピタ
キシヤル層２の中に独立して形成され、各画素セ
ル１００相互には電極リード１０４又は４０６で
接続されるようにしてもよい。あるいは、行又は
列方向に行又は列単位で各画素セル１００にわた
つて連続してシールデイングゲート領域４−２を
n^-層２の中に形成し、外部回路との接続部に電
極リードを設けるようにしてもよい。

第１５図は本発明に用いられる固体撮像装置の
１セルの更に改良案であつて、ドレイン領域３の
位置をシールデイングゲート領域４−２との間隔
W₂をコントロールゲート領域４−１との間隔W₁
に比して十分小さくなる、即ちW₁＞W₂なる間隔
に設定したもので、コントロールゲート領域４−
１からの空乏層を更に広げることによつて光励起
されて発生した電荷をコントロールゲート領域４
−１に効率よく蓄積するためのものである。

以上の実施例においてドレイン領域３及びソー
ス領域１の関係を互いに逆にしてn⁺領域１に電
源１５から負荷抵抗１４を介して電圧を印加する
ようにしてもよい。又、上記の実施例において固
体撮像装置を構成する各領域の電導型をすべて逆
転させてもよい。この場合選択線１３に印加され
るパルス及び信号読出し線１６に加えられるパル
スは前述の実施例においては正であつたものが負
に、又リフレツシユ用パルスが前述の例では負で
あつたものが正にそれぞれ変更されればよく、こ
の場合にゲート領域に蓄積される電荷も電子とな
る。

以上詳細に説明したように本発明によれば選択
線を１水平走査期間毎に順次選択して各画素セル
の画像信号を読み出すと共に、他の水平走査期間
にその選択線に接続している画素セルを他の画素
セルの読出しとは独立してリフレツシユすること
ができるようにしたので、テレビジヨン信号を得
るに好適となる。また、リフレツシユ電圧をシー
ルデイングゲートに与える期間を長くとることが
できるので、リフレツシユ用電圧が低くてもよ
い。したがつて装置電源の構成が簡略化される。

更には本発明の２次元固体撮像装置は構造上シ
ールデイングゲート領域が各画素セルの行方向又
は列方向のいずれか一方に電気的に共通であり、
他方に電気的に独立して複数個形成されており、
これら複数個のシールデイングゲート領域に独立
して電圧印加可能となつているのでこれらのシー
ルデイングゲート領域への電圧値、又はこのため
の電源との間に設けられる負荷抵抗を各ライン毎
に調整してライン毎に光−エネルギー出力特性を
任意に変更することもでき、興味ある画像の再生
をも可能にする。

【図面の簡単な説明】

第１図は本発明に用いられる２次元固体撮像装
置の１画素セルを示す断面図、第２図はその等価
回路を示す回路図、第３図及び第４図はそれぞ
れ、上記の各画素セルを２次元固体撮像装置に組
込んだ場合の回路を示す回路図及びその動作タイ
ミングチヤート、第５図は本発明による固体撮像
装置の実施例の１画素セルを示す断面図、第６図
は第５図の装置の等価回路図、第７図は第５図の
装置の動作を説明するためのエネルギーバンド
図、第８図及び第９図はそれぞれ本発明による２
次元固体撮像装置の実施例を示す概略回路図及び
動作タイミングチヤート、第１０図及び第１１図
はそれぞれ本発明による２次元固体撮像装置の他
の実施例を示す概略回路図及び動作タイミングチ
ヤート、第１２Ａ図は本発明に用いられる２次元
固体撮像装置の実施例の平面図、第１２Ｂ図は第
１２Ａ図の一点鎖線XIIＢ−XIIＢの断面を矢印の方
向から見た端面図、第１３Ａ図は本発明に用いら
れる２次元固体撮像装置の他の実施例の平面図、
第１３Ｂ図は第１３Ａ図の一点鎖線Ｂ−
Ｂの断面を矢印の方向から見た端面図、第１４Ａ
図は本発明に用いられる２次元固体撮像装置の他
の実施例の平面図、第１４Ｂ図は第１４Ａ図の一
点鎖線Ｂ−Ｂの断面を矢印の方向から見
た端面図、第１５図は本発明に用いられる２次
元固体撮像装置の１画素セルの他の実施例を示す
断面図である。主要部分の符号の説明、１１−１〜１１−ｎ…
…スイツチ用トランジスタ、１３−１〜１３−ｍ
……選択線、１６−１〜１６−ｎ……信号読出し
線、６０−１〜６０−ｍ……スイツチ用トランジ
スタ、６１−１〜６１−ｍ（６１−ｎ）……スイ
ツチ用トランジスタ、６２，４０３……水平走査
回路、６３，４０２……読出し用垂直走査回路、
６４……リフレツシユ用垂直走査回路、１０６−
１〜１０６−ｍ（４０６−１〜４０６−ｎ）……
リフレツシユ線。

Claims

【特許請求の範囲】１高抵抗半導体から形成されたチヤンネル領域
を介して対向する一導電型半導体領域を一主電極
領域及び他主電極領域とし、該両主電極領域間に
流れる電流を制御するために該チヤンネル領域に
接して設けられた他導電型半導体領域から成る第
１及び第２のゲート領域とから成る静電誘導トラ
ンジスタから構成されており、且つ前記第１のゲ
ート領域の少なくとも一部にコンデンサを介して
透明電極が形成されており、光励起によつて生じ
た電荷の一方が該第１のゲート領域に蓄積され、
これによつて前記両主電極領域間の電流を制御し
得るように形成された画素セルを２次元方向に複
数個配列して成り、該複数の画素セルの第１のゲ
ート領域をコンデンサを介して行方向に共通に接
続した複数の選択線を設けると共に、該複数の画
素セルの一方の主電極領域を列方向に共通に接続
した複数の信号読出線を設けて、行方向及び列方
向に画素セルを選択して信号を読出し可能に形成
すると共に、前記第２のゲート領域が各画素セル
の行方向又は列方向のいずれか一方に電気的に共
通であり、他方向に電気的に独立して複数個形成
されており、これら複数個の第２ゲート領域に独
立して電圧印加可能となつていることを特徴とす
る２次元固体撮像装置。２高抵抗半導体から形成されたチヤンネル領域
を介して対向する一導電型半導体領域を一主電極
領域及び他主電極領域とし、該両主電極領域間に
流れる電流を制御するために該チヤンネル領域に
接して設けられた他導電型半導体領域から成る第
１及び第２のゲート領域とから成る静電誘導トラ
ンジスタから構成されており、且つ前記第１のゲ
ート領域の少なくとも一部にコンデンサを介して
透明電極が形成されており、光励起によつて生じ
た電荷の一方が該第１のゲート領域に蓄積され、
これによつて前記両主電極領域間の電流を制御し
得るように形成された画素セルを２次元方向に複
数個配列して成る２次元固体撮像装置の読出し方
法であつて、該複数の画素セルの第１のゲート領
域をコンデンサを介して行方向に共通に接続した
複数本の選択線を順次１水平走査期間選択して第
１のゲート領域に読出し用パルス電圧を印加し、
この１水平走査期間内に一方の主電極領域を複数
セル列方向に共通に接続した複数本の信号読出し
線を順次選択して該主電極領域に読出し用パルス
電圧を印加して、前記選択線によつて選択された
画素セルの画像信号を読み出すと共に、読出しを
終了した１本の選択線に対応する画素セルの第２
ゲート領域を行方向に共通に接続したリフレツシ
ユ線に前記読出し用パルス電圧と反対の極性のリ
フレツシユ用電圧を印加することにより第１のゲ
ート領域の蓄積電荷を排出させることを特徴とす
る２次元固体撮像装置の読出し方法。３高抵抗半導体から形成されたチヤンネル領域
を介して対向する一導電型半導体領域を一主電極
領域及び他主電極領域とし、該両主電極領域間に
流れる電流を制御するために該チヤンネル領域に
接して設けられた他導電型半導体領域から成る第
１及び第２のゲート領域とから成る静電誘導トラ
ンジスタから構成されており、且つ前記第１のゲ
ート領域の少なくとも一部にコンデンサを介して
透明電極が形成されており、光励起によつて生じ
た電荷の一方が該第１のゲート領域に蓄積され、
これによつて前記両主電極領域間の電流を制御し
得るように形成された画素セルを２次元方向に複
数個配列して成る２次元固体撮像装置の読出し方
法であつて、該複数の画素セルの一方の主電極領
域を複数セル列方向に共通に接続した複数本の信
号読出し線を順次１水平走査期間選択して該主電
極領域に読出し用パルス電圧を印加し、この１水
平走査期間内に第１のゲート領域をコンデンサを
介して行方向に共通に接続した複数本の選択線を
順次選択して第１のゲート領域に読出し用パルス
電圧を印加して前記読出し線によつて選択された
画素セルの画像信号を読み出すと共に、読出しを
完了した１本の信号読出し線に対応する画素セル
を列方向に共通に接続したリフレツシユ線に前記
読出し用パルス電圧と反対の極性のリフレツシユ
用電圧を印加することにより第１のゲート領域の
蓄積電荷を排出させることを特徴とする２次元固
体撮像装置の読出し方法。