JPH0447969Y2 - - Google Patents

Description

【考案の詳細な説明】 〔技術分野〕 本考案は、集積回路の外に任意の回路の構成さ
れている基板を接続してなる混成回路において、
その厚みを薄くするために好適な構造に関する。

〔従来技術とその問題点〕

ほとんどの電子回路が集積回路化される現状に
おいて、インダクタンスを含む回路、例えばコイ
ルとコンデンサを組合せて構成される遅延線の回
路のように集積回路化が困難なものもあり、全体
の回路にこのような回路を含む場合には集積回路
の外部に接続する必要がある。TTL素子を用い
た飽和型論理回路に遅延線を組合せてバツフアー
ドデイレーラインを構成する場合もこのような例
に相当する。

そして基板上にコイルやコンデンサを配置して
遅延線の回路を構成し、集積回路のフラツトパツ
ケージと重ね合わせ、フラツトパツケージの端子
を介して両方の回路を接続し、外部端子をデユア
ルインラインパツケージ（以下DIPという）の外
部に露呈させた混成回路は実開昭58−89953号公
報等により公知である。

しかし従来の混成回路は第５図の説明図に示す
ように、コイル１やコンデンサ２がいずれも基板
３上にあり、フラツトパツケージ４とは反対側に
位置する。又フラツトパツケージ４と基板３の幅
はほぼ同じであり、両方の回路の接続は基板３の
側辺でフラツトパツケージ４の端子５で行われ
る。フラツトパツケージ４、基板３、遅延線を構
成する回路素子が同じ方向に順次重ね合わさるの
で、１点鎖線で示してあるDIPの樹脂の厚みＴを
薄くすることが難しい。従つて他の回路部品と共
に混成回路を別の回路基板に取付ける時に、厚み
Ｔが他の回路部品に比較して厚くなり、回路基板
全体の薄形化を達成する上で望ましくない。

〔目的〕

本考案の目的は、フラツトパツケージの端子を
基板面を貫通して嵌め込めるようにして、基板の
平面積を特にフラツトパツケージの幅方向に広げ
ることにより、基板の回路を構成する回路素子の
配置の自由度を向上させて薄形化を可能にした混
成回路を提供することにある。

〔問題点を解決するための技術手段〕

本考案はコイルを含む回路が構成されている基
板と、該基板より平面積の狭い集積回路のフラツ
トパツケージを重ね合わせてあり、両方の回路の
接続をフラツトパツケージの端子を介して行い、
少くともいずれかの回路に接続する外部端子をを
露呈させた状態で全体を樹脂封止してある混成回
路であり、前記両方の回路の接続は、基板の側辺
と、重なり合わない位置の基板面を貫通して設け
てある孔とに嵌め込んである該フラツトパツケー
ジの端子を介して行なわれていることを特徴とす
るものである。

〔実施例〕

以下第４図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第１図乃至第３図を参照しながら説明する。

第１図は組立説明図、第２図は分解斜視図、第
３図ａと第３図ｂは外部端子とフラツトパツケー
ジの端子の接続部分の平面図である。

第４図において、１０はTTL素子、１１は入
力端子、１２はアース端子、１３から１７までは
出力端子、１８は電源端子、１９はコイル、２０
はコンデンサ、２１は抵抗である。そして６個の
TTL素子１０が第１図、第２図の集積回路のフ
ラツトパツケージ３０内に構成され、点線で囲ま
れた部分の遅延線は基板３１に構成されている。

基板３１にはその面を貫通する孔３２、孔３４
を設けてあり、側辺には溝３３を設けてある。孔
３４と溝３３に下側からフラツトパツケージ３０
の上側に曲げてある端子３５を嵌め込むことによ
り、基板３１とフラツトパツケージ３０が重ね合
わされる。基板３１は主にその幅をフラツトパツ
ケージ３０の幅Ｗよりも広げることにより、フラ
ツトパツケージ３０の平面積よりも広くしてあ
る。孔３２はコイル１９を嵌め込むためのもので
あり、ドラムコアに巻線を行つてあるコイル１９
を立設する場合を考慮して、ドラムコアの鍔とほ
ぼ同じ大きさの円形にしてある。そして孔３２は
基板３１とフラツトパツケージ３０の重ならない
位置にあり、下側から孔３２に嵌め込まれたコイ
ル１９は第１図のようにフラツトパツケージ３０
の横の位置にある。コイル１９は基板３１の上側
から孔３２の底を塞ぐ接着テープ４１の接着面に
固定される。

なお第２図の基板３１には、第４図の点線内に
対応する回路素子を取付ける様子を図示してある
が、それらの回路素子間の接続や、集積回路と基
板３１の回路を接続するために孔３４や溝３３の
周辺に形成してある導体パターンは図示を省略し
てある。

フラツトパツケージ３０は、対向する両側辺に
夫々７個ずつの端子を露呈している１４ピンタイ
プのものであるが、基板３１の回路と接続するた
めに上側に曲げてある端子３５以外の端子３６
は、その外面に沿つて折り曲げられ基板３１と反
対側の外面４２まで延在する。そして外面４２で
端子３６は外部端子３７に接続する。外部端子３
７の先端は第２図に図示されているように２つに
割れたものと、細長くしてあるものの２種類ある
が、外面４２で第３図ａのように端子３６を先端
３８で挟んだり、第３図ｂのように細長い先端３
９を端子３６に添わせて半田付けしてその面を広
くして半田付の信頼性を得る。先端３９の細長い
形状は、フラツトパツケージ３０の端子が第２図
で図示してある部分のように、１個おきに上下に
曲げられるのではなく、連続して下側に曲げられ
る端子３６がある場合、外部端子３７が近接して
生ずる先端における短絡事故を防ぐ役割をする。

上側に曲げてある端子３５は孔３４と溝３３の
周辺の導体パターンに半田付けされる。６個の端
子３５は、第４図における１３から１７までの５
個の出力端子に接続するTTL素子１０の入力側
の端子と、入力端子１１に接続するTTL素子１
０の出力側の端子に夫々対応する。又下側に折り
曲げられている８個の端子３６は、１３から１７
までの出力端子、入力端子１１、電源端子１８、
アース端子１２に夫々対応する。そして全体が第
１図で２点鎖線で示すように樹脂封止され、DIP
の外側に外部端子３７によつて内部の回路が引き
出される。

外部端子３７はDIPの外面に沿つて折り曲げら
れて底面４０まで延在しており、他の回路部品と
共に別の回路基板に取付ける時にその導体パータ
ンに直接面接続できるようにしてある。

なお実施例において、外部端子３７はいずれも
フラツトパツケージ３０の端子３６に接続してい
るが、基板３１の側辺から１部の外部端子を引き
出すことも設計変更によつて可能であり、その場
合基板３１の対向する側辺に溝３３を設けるとよ
い。又外部端子３７を片側から引き出すようにし
て、DIP以外にも用い得る。フラツトパツケージ
３０と基板３１の上下関係は逆であつてもよい。

〔効果〕

以上述べたように本考案の混成回路は、フラツ
トパツケージと基板を重ね合わせて構成される
が、フラツトパツケージの端子を基板面を貫通し
て嵌め込めるようにして、両方の回路の接続を基
板の側辺と貫通部分で行えるようにしてある。基
板の側辺だけで両方の回路の接続を行う従来の混
成回路に比較して、基板の平面積を主にフラツト
パツケージの幅方向に広げることができるのでフ
ラツトパツケージの横の位置に回路素子を固定す
ることができる。そして比較的に背の高い回路素
子をその位置でフラツトパツケージと同じ側に固
定できるので、混成回路の厚みを薄くすることが
できる。実際の数値ではDIPの厚みを、従来の７
mmから４mm程度まで本考案によつて薄形化でき
た。このような本考案の混成回路は回路部品の小
形化、薄形化、面接続を可能にするといつた種々
の要求を充分満たし得るものである。

【図面の簡単な説明】

第１図は本考案の混成回路の実施例を示す組立
説明図、第２図は分解斜視図、第３図ａと第３図
ｂは外部端子とフラツトパツケージの端子の接続
部分を示す平面図、第４図はバツフアードデイレ
ーラインの回路図、第５図は従来の混成回路の説
明図である。 ３０……フラツトパツケージ、３１……基板、
３２，３４……孔、３３……溝、３５，３６……
端子、３７……外部端子、３８，３９……先端、
４０……底面。

Claims (1)

【実用新案登録請求の範囲】
1. コイルを含む回路が構成されている基板と、該
   基板より平面積の狭い集積回路のフラツトパツケ
   ージを重ね合わせてあり、両方の回路の接続をフ
   ラツトパツケージの端子を介して行い、少くとも
   いずれかの回路に接続する外部端子をを露呈させ
   た状態で全体を樹脂封止してある混成回路であ
   り、前記両方の回路の接続は、基板の側辺と、該
   重なり合わない位置の基板面を貫通して設けてあ
   る孔に嵌め込んであるフラツトパツケージの端子
   を介して行われ、基板とフラツトパツケージの重
   ならない該フラツトパツケージの横の位置には該
   基板の回路を構成する回路素子が固定してあるこ
   とを特徴とする混成回路。