JPH0449444A - メモリ空間のアドレス割り付け方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ空間のアドレス割り付け方式に関し、特
にランダムアクセスメモリを内蔵したマイクロコンピュ
ータにおけるメモリ空間のアドレス割り付け方式に関す
る。

〔従来の技術〕

従来のランダムアクセスメモリ（以下ＲＡＭと称す）空
間のアドレス割り付け方式を図面を用いて説明する。第
４図は従来のＲＡＭ空間のアドレス割り付け方式の一例
を示すもので、ｎビットで構成されるポインタ４４と、
多数のメモリバンク４０〜４３と、バンクレジスタ４５
と、選択回路４６とを含んでいる。ＲＡＭはｍビットで
１語の構成となっており（以下ＲＡＭｍビットで構成さ
れる単位をワードと称する）、ポインタ４４によって２
″ワ一ド分のアドレス指定を行うことができる。そして
２ｎワ一ド分のメモリ空間を１つの単位としてメモリバ
ンク４０．４１，４２．・・・４３と称する。バンクレ
ジスタ４５はメモリバンク指定を行うためのレジス、夕
であり、バンクレジスタ４５かにビット構成になってい
る場合、２に個のメモリバンクの指定が可能になるから
、２ｎ＋３ワ一ド分のアドレス指定を行うことができる
。

この方式は、メモリバンクの概念を持たずに（ｎ＋ｋ）
ビットのポインタのみでアドレス指定を行う方式と比べ
て指定できるアドレス空間の大きさは同一であるが、ハ
ードウェア構成面では有利である。すなわちポインタ４
４ヘアドレス情報を乗せるための信号線（以下バスと称
す）が第４図の構成をとればｎ本で十分なのに対し、メ
モリバンクを使用せず（ｎ＋ｋ）ビットのポインタで構
成した場合、（ｎ＋ｋ　）本のバスを必要とする。ｎ本
のバスで構成した場合は、１回の処理でアドレス情報を
ポインタに格納することができず、複数回の処理を必要
とし制御が複雑になってしまう。この差はアドレス空間
が大きくなる程顕著に現われる。

〔発明が解決しようとする課題〕

上述した従来のアドレス割り付け方式は、ハードウェア
構成面においては有利であるが、ソフトウェアの面から
は不利な点がいくつかある。特にソフトウェア開発時に
おいて、ソフトウェア設計者はどのメモリバンクを選択
しているのかを絶えず意識して設計しなければならず、
無用の混乱をきたすことが多い。例えばあるメモリバン
クを選択している際に他のメモリバンクのデータが一時
的に必要となった場合、−度メモリバンクを切り換えて
処理を行った後に再び元のメモリバンクに再設定しなけ
ればならず、プログラミング効率が悪い。

また頻繁にメモリバンクを切り換えてＲＡＭをアクセス
する様な動作をさせる場合には、メモリバンクを切り換
える処理だけでも時間がかかつてしまい動作効率も悪く
なってしまうという欠点がある。

したがって本発明の目的はメモリバンクの構成を持ちつ
つプログラミング効率、動作効率のよいアドレス割り付
け方式を提供することにある。

〔課題を解決するための手段〕

本発明は、ランダムアクセスメモリのメモリ空間を複数
のメモリバンクに分割し、前記メモリバンクの一つを指
定する情報をバンクレジスタに保持させ、バンクレジス
タの保持情報が指定するメモリバンクを選択手段によっ
て選択し、メモリバンク内のアドレスを指定するための
ポインタの内容によって上に述べた選択されたメモリバ
ンク内のアドレスを指定するメモリ空間のアドレス割り
＝６ 付け方式において、特定のアドレスを指定する基準レジ
スタとこの基準レジスタの内容とポインタの内容とを比
較する比較手段とを備え、比較手段の出力によって選択
手段を制御して特定のバンクレジスタのみを選択せしめ
ることを特徴とするメモリ空間のアドレス割り付け方式
を提供する。

好ましくは、上記の特定のアドレスとして共通メモリ領
域の上限または下限のアドレスを基準レジスタに保持さ
せ、ポインタの内容が上限のアドレスよりも小さいとき
または下限のアドレスよりも大きいときに比較手段の出
力を発生させ、特定のメモリバンク内の上限のアドレス
未満のアドレスの領域または下限のアドレスより大きい
アドレスの領域を共通メモリ領域として用いる。

さらに好ましくは、バンクレジスタの内容によってポイ
ンタの出力を変換し、予め定めたメモリバンク群のアド
レスを指定できるようにした制御手段を備える。

本発明の他の態様においては、メモリ空間を多数のメモ
リバンクに分割したランダムアクセスメモリを内蔵する
マイクロコンピュータにおいて、メモリバンクを指定す
るための第１のレジスタと、第１のレジスタの内容によ
りメモリバンクを選択するための選択回路と、メモリバ
ンク内のアドレスを指定するためのポインタと、第１の
レジスタの内容により制御されポインタの出力を変換し
てメモリバンク内のアドレスを指定するアドレス変換回
路と、ポインタにより指定されるアドレスとは異なる特
定のアドレスを指定するための第２のレジスタと、ポイ
ンタにより指定されるアドレスと第２のレジスタにより
指定されるアドレスとの大小を比較し選択回路を制御す
るための比較器とを有するマイクロコンピュータが提供
される。

本発明によれは従来のメモリバンク切り換え型のアドレ
ス割り付け方式のハードウェア上の利点を損うことなく
、メモリバンクに依存しない共通のメモリ空間を任意に
設定することができる。例えばプログラム開発時に頻繁
にアクセスする様なデータはメモリバンクに依存しない
共通のメモリ空間に格納することによって、現在どのメ
モリバンクを選択していてもメモリバンクを切り換える
ことなく直ちにそのデータをアクセスすることができる
。またメモリバンクを切り換える回数も減るので、従来
と比べ動作効率も向上するという効果がある。

〔実施例〕

次に本発明をその実施例について図面を参照して説明す
る。

第１図を参照すると、本発明の第１の実施例は便宜上３
つだけ示したメモリバンク１０，１１゜１２（一般には
多数のメモリバンクから構成される）と、メモリバンク
内のワードのアドレスをその出力信号１で指定するポイ
ンタ１４とを含む。

ポインタ１４に格納されたアドレス値すなわちその出力
信号１を以下では（ａｄｄ）と記述する。本発明てはメ
モリバンクに依存しない共通のメモリ領域の上限アドレ
スを格納するレジスタ１７を設ける。以下これをＣＡレ
ジスタと称し、ＣＡレジスタ１７に格納されるアドレス
値を（ａｄｄｃ）と記述する。ＣＡレジスタ］７に値（
ａｄｄｃ）を格納すると、メモリバンクに依存しない共
通のメモリ領域のアドレスは０番地から（ａｄｄｃ）番
地までになる。本発明においては、さらに、ポインタ１
４に設定されるアドレス（ａｄｄ）とＣＡレジスタ１７
内のアドレス（ａｄｄｃ）との大小を比較する比較器１
８を設ける。比較器】８の出力信号２は、ポインタ１４
に設定したアドレス値（ａｄｄ）がＣＡレジスタ１７の
アドレス値（ａｄｄｃ）以上の時に、ノンアクティブと
なり、（ａｄｄ）か（ａｄｄｃ）未満のときアクティブ
となる。従来と同様にバンクレジスタ１５が設けられて
どのメモリバンクを選択するかを指定し、マルチプレク
サ１６がバンクレジスタ１５の値て制御されてメモリバ
ンク１０〜１２の一つを選択する。本発明ではマルチプ
レクサ１６は比較器１８の出力信号２によっても制御さ
れ、出力信号２かノンアクティブの時は現状のままであ
るが、出力信号２がアクティブの時は強制的にメモリバ
ンク１０を選択するよう構成されている。

次に第１図の動作を説明する。ＣＡレジスタ１７に共通
のメモリ領域の上限アドレス（ａｄｄｃ＞を設定した後
にポインタ１４にアドレス（ａｄｄ）を設定するものと
する。またメモリバンクレジスタ１５はメモリバンク１
１を選択しているものとする。まず比較器１８が（ａｄ
ｄ）と（ａｄｄｃ）の大小を判定し、その結果に従って
出力信号２をアクティブまたはノンアクティブにする。

ここで、（ａｄｄ）ｌ　；　（ａｄｄｃ）であれば出力
信号２はノンアクティブであるから、マルチプレクサ１
６は現状のメモリバンクすなわちメモリバンク１１を選
択している。従ってアクセスされるメモリはメモリバン
ク１１の（ａｄｄ）番地である。一般には現時点で選択
されているメモリバンクの（ａｄｄ）番地を指すことに
なる。

方、（ａｄｄ）＜　（ａｄｄｃ）であれば、出力信号２
はアクティブになり、マルチプレクサ１６は強制的にメ
モリバンク１０を選択する。従ってアクセスされるメモ
リはメモリバンク１０である。

一般に（ａｄｄ）＜　（ａｄｄｃ）の時は、バンクレジ
スタ１５の値に依らず常にメモリバンク１０を指すこと
になる。以上の動作なアドレスＯ番地から（ａｄｄｃ）
番地までの領域が、メモリバンクに依存しない共通のメ
モリ領域と見なすことができることを示している。なお
ＣＡレジスタ１７に０を設定すれば、共通のメモリ領域
はなくなり従来と同じ構成に戻ることは言うまでもない
。

なお、第１図の構成では、メモリバンク１０以外の他の
メモリバンク１１〜１２内の０番地から（ａｄｄｃ）番
地までの領域は、絶対にアクセスされることのない無駄
な領域になってしまう。この点をも解決したのが第２の
実施例である。

第２図を参照すると、本発明の第２の実施例は基本的な
動作は第１の実施例と相違ないが第１図におけるメモリ
バンク１１、メモリバンク１２の０番地から（ａｄｄｃ
）番地までの領域がそれぞれ別なメモリバンク２３．メ
モリバンク２４として使用可能になっている。特にこの
点について説明する。第２図においてメモリバンク１０
、ポインタ１４、比較器１８、ＣＡレジスタ１７および
比較器１８の出力信号２は第１図のものと同様である。

メモリバンク２１．２２は第１図のメモリバンク１１．
１２から上述のメモリバンク２３゜２４を除いた残余の
部分である。ＣＡレジスタ１７に共通のメモリ領域の上
限アドレス（ａｄｄＣ）を設定した際、メモリバンク１
０以外の他のメモリバンクの０番地から（ａｄｄｃ）番
地までの領域を新たな別のメモリバンク２３．２４とし
て使用するために、バンクレジスタ２５およびマルチプ
レクサ２６はこれらの新たなメモリバンク２３．２４を
選択できる様に、拡張しである。メモリバンク２３．メ
モリバンク２４はそれぞれメモリバンク２１．メモリバ
ンク２２のＯ番地から（ａｄｄｃ）番地までの領域であ
る。

バンクレジスタ２５が通常のメモリバンクすなわちメモ
リバンク１０．メモリバンク２１．メモリバンク２２を
選択した時は制御回路２９はその出力３をアクティブ、
出力４をノンアクティブとし、スイッチ３１を閉じ、ス
イッチ３３を開く様な構成になっている。この時は第１
図と同様の構成になり、動作も同じである。バンクレジ
スタ２５がメモリバンク２３またはメモリバンク２４を
選択した時は制御回路２９はその出力３をノンアクティ
ブとし出力４をアクティブとして、スイッチ３１を開き
スイッチ３３を閉じる。その結果変換回路３０がアクテ
ィブとなり、ポインタ１４の出力１はインバータ３２に
より各ビットが反転し、メモリバンク２３およびメモリ
バンク２４は（ａｄｄｃ）の各ビットを反転した値（（
ａｄｄｃ）と記述する）からメモリバンクの最終アドレ
スまでをメモリ領域として持つ新たなメモリバンクとし
て使用が可能になる。例えば、各々のメモリバンクがＯ
番地からＦＦＦＦＨ番地までの領域を持つとした時、ポ
インタ１４にＦＦＦＦＨ番地を設定し、メモリバンク２
３が選択されていれば、実際にはメモリバンク２１の０
番地をアクセスするが、コーザ側からはメモリバンク２
３のＦＦＦＦＨ番地をアクセスしていることになる。

以上の実施例ては、ＣＡレジスタ１７に任意の値を設定
するものとしたが、共通のメモリ領域を固定で使用する
場合には、第１図または第２図におけるＣＡレジスタ１
７の値をＩＣチップ上てマスクオプションにより固定す
ることが可能である。その場合の一例を第３図に示す。

第３図においてＣＡレジスタ１７の各ビットを一端が共
通接続され他端が接地３６または電源電位３７に接続さ
れた一対のヒユーズ３４．３５で構成し、共通のメモリ
領域の上限アドレスを１ビツトごとにヒユーズ３４．３
５のいづれか一方を切断することで設定できる様にしで
ある。ヒユーズはたとえばポリクリスタル・シリコンで
構成してマスクによるレーザカットをする等の公知の方
法を用いればよい。この方法によれはチップに占める面
積を低減できるという利点かある。

〔発明の効果〕

以上説明した様に本発明は、メモリバンクに依存しない
共通のメモリ領域を任意に設定することができるため、
メモリバンク型のアドレス割り付け方式の利点を損うこ
となく、ソフトウェア開発時の負担を軽減し、更に実動
作時の処理効率をも高めることができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図はＣＡレジスタの構
成の一例を示す図、第４図は従来の技術を説明するため
の図である。 １０．１１　１２，２１　２２　２３　２４４０．４１
．４２．４３・メモリバンク、４，４４・・・ポインタ
、１・・・ポインタの出力信号、３０・・アドレス変換
回路、１８・・・比較器、１７・・・共通メモリ領域の
上限アドレスを格納するレジスタ、２・・・比較器の出
力信号線、１５，２５．４５・・・バンクレジスタ、１
６，２６．４６・・・マルチプレクサ、２９・・・制御
回路、３１．３３・・・スイッチ、３２・・・インバー
タ、３．４・・・制御信号、３４３５・・ヒユーズ、３
６・・接地電位、３７・・・電源電位。 −一１−　ｕＪ

Claims (1)

1. 【特許請求の範囲】 １、ランダムアクセスメモリのメモリ空間を複数のメモ
   リバンクに分割し、前記メモリバンクの一つを指定する
   情報をバンクレジスタに保持させ、前記バンクレジスタ
   の保持情報が指定するメモリバンクを選択手段によって
   選択し、メモリバンク内のアドレスを指定するためのポ
   インタの内容によって前記選択されたメモリバンク内の
   アドレスを指定するメモリ空間のアドレス割り付け方式
   において、特定のアドレスを指定する基準レジスタと該
   基準レジスタの内容と前記ポインタの内容とを比較する
   比較手段とを備え、前記比較手段の出力によって前記選
   択手段を制御して特定のバンクレジスタのみを選択せし
   めることを特徴とするメモリ空間のアドレス割り付け方
   式。 ２、前記特定のアドレスとして共通メモリ領域の上限ま
   たは下限のアドレスを前記基準レジスタに保持させ、前
   記ポインタの内容が前記上限のアドレスよりも小さいと
   きまたは前記下限のアドレスよりも大きいときに前記比
   較手段の出力を発生させ、前記特定のメモリバンク内の
   前記上限のアドレス未満のアドレスの領域または前記下
   限のアドレスより大きいアドレスの領域を共通メモリ領
   域として用いることを特徴とする請求項１記載のメモリ
   空間のアドレス割り付け方式。 ３、前記バンクレジスタの内容によって前記ポインタの
   出力を変換し、予め定めたメモリバンク群のアドレスを
   指定できるようにした制御手段を備えたことを特徴とす
   る請求項１記載のアドレス割ち付け方式。 ４、メモリ空間をある単位毎に分割したランダムアクセ
   スメモリを内蔵するマイクロコンピュータにおいて、前
   記単位を指定するための第１のレジスタと、該第１のレ
   ジスタの内容により前記単位を選択するための選択回路
   と、前記単位内のアドレスを指定するためのポインタと
   、前記第１のレジスタの内容により制御され前記ポイン
   タの出力を変換し前記単位内のアドレスを指定するアド
   レス変換回路と、前記ポインタにより指定されるアドレ
   スとは異なる特定のアドレスを指定するための第２のレ
   ジスタと、前記ポインタにより指定されるアドレスと前
   記第２のレジスタにより指定されるアドレスとの大小を
   比較し前記選択回路を制御する比較器とを有することを
   特徴とするマイクロコンピュータ。