JPH0449627A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0449627A JPH0449627A JP16020490A JP16020490A JPH0449627A JP H0449627 A JPH0449627 A JP H0449627A JP 16020490 A JP16020490 A JP 16020490A JP 16020490 A JP16020490 A JP 16020490A JP H0449627 A JPH0449627 A JP H0449627A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- effect
- insulation layer
- semiconductor device
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- -1 oxygen ions Chemical class 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体装置の製造方法に関する。
従来この種の化合物半導体装置、特に電界効果トランジ
スタ（ＦＥＴ）は、第２図に示す断面模式図のように、
半絶縁性化合物基板１表面に形成された動作層（ｎ層）
４と、ショットキーゲート電極１と、オーミック性のソ
ース電極２．およびドレイン電極３とから構成されてい
る。近年、このようなＦＥＴを用いた集積回路の実用化
、製品化が進められている。
スタ（ＦＥＴ）は、第２図に示す断面模式図のように、
半絶縁性化合物基板１表面に形成された動作層（ｎ層）
４と、ショットキーゲート電極１と、オーミック性のソ
ース電極２．およびドレイン電極３とから構成されてい
る。近年、このようなＦＥＴを用いた集積回路の実用化
、製品化が進められている。
上述のＦＥＴの場合、いわゆるバックゲート効果が問題
となり、このＦＥＴと隣接するＦＥＴのサイドゲート電
極７との間に第２図に示したような電位が印加されたと
き、バックゲート効果はサイドゲート効果としてあられ
れる。これはサイドゲート電極７の電圧印加により隣接
ＦＥＴの特性変動、特にドレイン電流が減少する現象で
ある。
となり、このＦＥＴと隣接するＦＥＴのサイドゲート電
極７との間に第２図に示したような電位が印加されたと
き、バックゲート効果はサイドゲート効果としてあられ
れる。これはサイドゲート電極７の電圧印加により隣接
ＦＥＴの特性変動、特にドレイン電流が減少する現象で
ある。
この場合には動作層（ｎ層）４の下の半絶縁性化合物基
板１の電位が変動するために発生するものである、この
バックゲート効果により、集積回路が異常動作すること
になり、このため、集積度を上る妨げになっている。
板１の電位が変動するために発生するものである、この
バックゲート効果により、集積回路が異常動作すること
になり、このため、集積度を上る妨げになっている。
本発明の化合物半導体装置の製造方法は、半絶縁性化合
物基板の表面にイオン注入法１例えばボロンあるいはプ
ロトンあるいは酸素をイオン注入することにより動作層
形成領域より深い位置１例えば０．３μｍから０．５μ
ｍの深さに絶縁層を形成し、前記絶縁層上に動作層を形
成し、化合物半導体装置を形成する工程を有している。
物基板の表面にイオン注入法１例えばボロンあるいはプ
ロトンあるいは酸素をイオン注入することにより動作層
形成領域より深い位置１例えば０．３μｍから０．５μ
ｍの深さに絶縁層を形成し、前記絶縁層上に動作層を形
成し、化合物半導体装置を形成する工程を有している。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの断面図である。
めの断面図である。
まず、第１図（ａ）に示すように、半絶縁性化合物基板
１の表面全面に、イオン注入法でボロンを１５０ｋｅＶ
でＩ Ｘ １０１３ｃ ｍ−”の条件で注入し、絶縁層
６を形成する。
１の表面全面に、イオン注入法でボロンを１５０ｋｅＶ
でＩ Ｘ １０１３ｃ ｍ−”の条件で注入し、絶縁層
６を形成する。
その後、第１図（ｂ）に示すように、シリコンを選択的
に注入し、８００℃程度で熱処理を行ない、動作層（ｎ
）４を形成する。この熱処理により、さきの絶縁層６を
形成する際に生じた結晶欠陥はある程度回復するが、半
絶縁性化合物基板１の表面から０．３μｍから０．５μ
ｍの深さの絶縁層６の領域では結晶欠陥が残り、これの
存在によりバックゲート効果を抑制することができる。
に注入し、８００℃程度で熱処理を行ない、動作層（ｎ
）４を形成する。この熱処理により、さきの絶縁層６を
形成する際に生じた結晶欠陥はある程度回復するが、半
絶縁性化合物基板１の表面から０．３μｍから０．５μ
ｍの深さの絶縁層６の領域では結晶欠陥が残り、これの
存在によりバックゲート効果を抑制することができる。
続いて、ショットキーゲート電極１．ソース電極２．ド
レイン電極３を形成することにより、ＦＥＴの製造が完
了する。
レイン電極３を形成することにより、ＦＥＴの製造が完
了する。
本実施例では絶縁層６の形成のイオン注入にボロンを用
いたが、プロトンあるいは酸素のイオン注入を用いても
よい。
いたが、プロトンあるいは酸素のイオン注入を用いても
よい。
なお、本実施例では動作層４を形成する前に絶縁層６を
形成した。逆に、動作層４を形成した後に絶縁層６を形
成すると、これの形成後には熱処理が行なわれないため
、バックゲート効果は大きく抑制される。しかしながら
、動作層４には結晶欠陥が多数形成され、ＦＥＴ特性１
例えば相互コンダクタンスの低下を招くことになる。
形成した。逆に、動作層４を形成した後に絶縁層６を形
成すると、これの形成後には熱処理が行なわれないため
、バックゲート効果は大きく抑制される。しかしながら
、動作層４には結晶欠陥が多数形成され、ＦＥＴ特性１
例えば相互コンダクタンスの低下を招くことになる。
以上説明したように本発明は、動作層の下に絶縁層を形
成することにより、バックゲート効果。
成することにより、バックゲート効果。
サイドゲート効果を低減することができる。
第１図（ａ）、（ｂ）は本発明の一実施例を説明すうた
めの断面図、第２図は従来の技術を説明するための断面
模式図である。 １・・・ショットキーゲート電極、２・・・ソース電極
、３・・・ドレイン電極、４・・・動作層、５・・・半
絶縁性化合物基板、６・・・絶縁層、７・・・サイドゲ
ート電極。
めの断面図、第２図は従来の技術を説明するための断面
模式図である。 １・・・ショットキーゲート電極、２・・・ソース電極
、３・・・ドレイン電極、４・・・動作層、５・・・半
絶縁性化合物基板、６・・・絶縁層、７・・・サイドゲ
ート電極。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性化合物基板の表面にイオン注入法により動
作層形成領域より深い位置に絶縁層を形成し、前記絶縁
層上に動作層を形成し、化合物半導体装置を形成するこ
とを特徴とする化合物半導体装置の製造方法。 ２、請求項１記載の化合物半導体装置の製造方法におい
て、イオン注入法がボロン、あるいはプロトン、あるい
は酸素をイオン注入する方法であることを特徴とする化
合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16020490A JPH0449627A (ja) | 1990-06-19 | 1990-06-19 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16020490A JPH0449627A (ja) | 1990-06-19 | 1990-06-19 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449627A true JPH0449627A (ja) | 1992-02-19 |
Family
ID=15710033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16020490A Pending JPH0449627A (ja) | 1990-06-19 | 1990-06-19 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420775B1 (en) | 1996-02-29 | 2002-07-16 | Nec Corporation | Compound semiconductor device having an ion implanted defect-rich layer for improved backgate effect suppression |
-
1990
- 1990-06-19 JP JP16020490A patent/JPH0449627A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420775B1 (en) | 1996-02-29 | 2002-07-16 | Nec Corporation | Compound semiconductor device having an ion implanted defect-rich layer for improved backgate effect suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737471A (en) | Method for fabricating an insulated-gate FET having a narrow channel width | |
| US5164327A (en) | Method of manufacturing a mis-type semiconductor | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPH0449627A (ja) | 化合物半導体装置の製造方法 | |
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| JP3525464B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH07147399A (ja) | 半導体装置 | |
| JP2718296B2 (ja) | 半導体装置およびその製造方法 | |
| JP3474849B2 (ja) | 半導体集積回路の製造方法および半導体集積回路 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| KR100260363B1 (ko) | 반도체 소자의 게이트 전극 및 그 형성방법 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH02302043A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP3008579B2 (ja) | 半導体装置の製造方法 | |
| JPH05190480A (ja) | 半導体装置の製造方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPH11135801A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPH03178128A (ja) | ３―５族化合物半導体装置の製造方法 |