JPH0451980B2 - - Google Patents

Info

Publication number
JPH0451980B2
JPH0451980B2 JP58118516A JP11851683A JPH0451980B2 JP H0451980 B2 JPH0451980 B2 JP H0451980B2 JP 58118516 A JP58118516 A JP 58118516A JP 11851683 A JP11851683 A JP 11851683A JP H0451980 B2 JPH0451980 B2 JP H0451980B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
external lead
semiconductor device
semiconductor
protrude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58118516A
Other languages
English (en)
Other versions
JPS6010651A (ja
Inventor
Takeyumi Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58118516A priority Critical patent/JPS6010651A/ja
Publication of JPS6010651A publication Critical patent/JPS6010651A/ja
Publication of JPH0451980B2 publication Critical patent/JPH0451980B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明に相対する２辺の近傍にボンデイングパ
ツドが設けられた半導体チツプを有する半導体装
置に関する。
〔発明の技術的背景とその問題点〕
デユアルインラインパツケージの半導体装置
は、第１図に示すように、リードフレームからタ
イバー６により保持されたベツド５上に半導体チ
ツプ７をマウントし、外部リード端子２に連続し
ているインナーリード３と半導体チツプ７のボン
デイングパツド１０をワイヤ１１により接続し、
樹脂モールドまたはセラミツク外囲器により封止
したものである。デユアルインパツケージの半導
体装置の寸法は標準化されており、外部リード端
子２のピツチＰは2.54mmまたは1.778mmであり、
直角に曲げた外部リード端子間の寸法Ｌは7.62
mm、10.16mm、15.24mm等である。近年は半導体装
置の機能拡大のため半導体チツプが大きくなり、
逆に半導体装置の外型寸法は高密度実装のため小
型化の要求が強まつている。
このため長方形の半導体チツプ７の短辺長さへ
の制限が厳しくなつている。このため多機能の半
導体チツプ７では、長辺付近にボンデイングパツ
ド１０を設けることが困難になつている。したが
つて例えば半導体メモリでは、半導体チツプ７の
中央部一杯をメモリセル部８とし、短辺付近の領
域９にボンデイングパツド１０を配置するように
している。このように配置することが半導体装置
の外形寸法に対して半導体チツプの実質的な領域
（半導体メモリの場合のメモリセル部）を大きく
とれるからである。
ところがこのような構成の半導体チツプ７を第
１図のようにマウントすると、外部リード端子２
のうち、各外部リード端子列の中央の外部リード
端子２１，２２と、ボンデイングパツド１０１，
１０２との距離が長くなり、これらを電気的に接
続するワイヤ１１が半導体チツプ７のエツジや隣
りのインナーリード３に接触する危険が増す。ま
たワイヤ１１が長いと樹脂モールド時にワイヤ流
れ等の問題が生じやすい。
これに対してインナーリード３の先端部の形状
を接続すべきボンデイングパツド１０の方へ伸ば
すことが考えられるが、半導体チツプ７の長辺と
半導体装置の外形との間にはすでにそのようなス
ペースの余裕がない場合が多く、このような方法
を採用することは困難である。
〔発明の目的」 本発明は上記事情を考慮してなされたもので、
外部リード端子数を2nとしてｎが奇数の場合の
半導体装置に対し、ワイヤの短絡やワイヤ流れの
おきにくい高信頼性の半導体装置を実現すること
を目的とする。
〔発明の概要〕
上記目的を達成するために本発明による半導体
装置は、半導体チツプの中心を真中の外部リード
端子よりも半ピツチだけシフトして設け、半導体
チツプの２辺のうちシフト方向の１辺の近傍にあ
るボンデイングパツドをひとつ相対する辺の近傍
に移している。
〔発明の実施例〕
本発明の一実施例による半導体装置を第２図に
示す。この半導体装置は18ピンのデユアルインラ
インパツケージであり、タイバー６により保持さ
れたベツド５上に半導体チツプ７をマウントし、
外部リード端子２に連続しているインナーリード
３と半導体チツプ７のボンデイングパツド１０を
ワイヤ１１により接続し、樹脂モールドにより封
止している。
本実施例では、外部リード端子２の真中の外部
リード端子２１と外部リード端子２２とを結ぶ中
心線から、外部リード端子間ピツチＰの半分だけ
ずれた位置に、半導体チツプ７の中心の位置にシ
フトする。これにより外部リード端子２２とボン
デイングパツド１０２とが近くなる。ところが外
部リード端子２１とボンデイングパツド１０１と
は、逆に遠くなるため、ボンデイングパツド１０
１をシフト方向の領域９１から相対する辺の領域
９２へ移す。このようにすることにより外部リー
ド端子２１とボンデイングパツド１０１とを結ぶ
ワイヤを短くできる。
シフトする量を約半ピツチＰ／２としたのは、
半ピツチＰ／２より小さいと、外部リード端子２
１，２２とボンデイングパツドが十分近くなら
ず、半ピツチＰ／２より大きいと、他の外部リー
ド端子を電気的に接続するワイヤが長くなるから
である。例えば外部リード端子２３，２４を接続
するワイヤである。
先の実施例では18ピンの半導体装置の場合を示
したが、デユアルインラインパツケージの一方の
列の外部リード端子が奇数であれば良い。特に14
ピン、18ピン、22ピンの半導体装置に有効であ
る。また樹脂封止型に限らず、セラミツクパツケ
ージの半導体装置、特にサーデイツプタイプ
（Cerdip type）の半導体装置にも有効である。
なお、先の実施例は外部リード端子が直角に曲
げられたいわゆるデユアルインラインパツケージ
の半導体装置であつたが、外部リード端子が直角
に曲げられていないいわゆる「フラツトデユアル
インパツケージ」の半導体装置についても適用す
ることができる。
〔発明の効果〕
以上の通り本発明によれば、ボンデイングのた
めのワイヤを短くすることができ、ワイヤと半導
体チツプや他の外部リード端子との接触やワイヤ
流れによる不良を防止でき、高信頼性の半導体装
置を実現できる。外部リード端子とボンデイング
パツドの距離とが長いため、従来はセラミツクパ
ツケージのレイヤータイプ（Layer Type）等で
パツケージングする必要のあつたものを、安価な
封脂モールドタイプにすることができ、高機能の
半導体装置を安価に提供することができる。
【図面の簡単な説明】
第１図は従来の半導体装置の平面図、第２図は
本発明の一実施例による半導体装置の平面図であ
る。 ２，２１，２２，２３，２４……外部リード端
子、３……インナーリード、５……ベツド、６…
…タイバー、７……半導体チツプ、８……メモリ
セル部、１０，１０１，１０２……ボンデイング
パツド。

Claims (1)

    【特許請求の範囲】
  1. １ ｎを奇数として、パツケージ外周側面の相対
    する２側面からそれぞれ一定ピツチでｎ個づつ突
    出し、他の相対する２側面からは突出していない
    外部リードと、前記外部リードの突出していない
    パツケージ外側面に対向する２辺の近傍にそれぞ
    れボンデイングパツトが設けられた半導体チツプ
    とを有する半導体装置において、ｎ個の前記外部
    リードの中央位置に対して、前記半導体チツプの
    中央位置を前記一定ピツチのほぼ半分だけシフト
    し、前記ボンデイングパツトが設けられる前記半
    導体チツプの２辺のうち、シフト方向の１辺の前
    記ボンデイングパツトの数をｎ−１個とし、他の
    １辺の前記ボンデイングパツトの数をｎ＋１個と
    したことを特徴とする半導体装置。
JP58118516A 1983-06-30 1983-06-30 半導体装置 Granted JPS6010651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58118516A JPS6010651A (ja) 1983-06-30 1983-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58118516A JPS6010651A (ja) 1983-06-30 1983-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS6010651A JPS6010651A (ja) 1985-01-19
JPH0451980B2 true JPH0451980B2 (ja) 1992-08-20

Family

ID=14738557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58118516A Granted JPS6010651A (ja) 1983-06-30 1983-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6010651A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732223B2 (ja) * 1985-01-11 1995-04-10 三菱電機株式会社 半導体装置
EP0242962A1 (en) * 1986-04-25 1987-10-28 Inmos Corporation Offset pad semiconductor lead frame
JPH0719872B2 (ja) * 1987-03-30 1995-03-06 三菱電機株式会社 半導体装置
JP2560805B2 (ja) * 1988-10-06 1996-12-04 三菱電機株式会社 半導体装置
JP2885167B2 (ja) * 1996-03-11 1999-04-19 三菱電機株式会社 半導体装置
DE102005062344B4 (de) 2005-12-23 2010-08-19 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils
JPWO2023176267A1 (ja) * 2022-03-17 2023-09-21

Also Published As

Publication number Publication date
JPS6010651A (ja) 1985-01-19

Similar Documents

Publication Publication Date Title
US7633146B2 (en) Semiconductor device and a method of manufacturing the same
US8053278B2 (en) Multi-chip package type semiconductor device
US5545921A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR920008250B1 (ko) 수지밀봉형 반도체장치
JPH0451980B2 (ja)
US5925927A (en) Reinforced thin lead frames and leads
JP3124381B2 (ja) 半導体装置及び実装構造体
JPS61258458A (ja) 樹脂封止ｉｃ
JPH0546098B2 (ja)
US6737733B2 (en) Sealed semiconductor device and lead frame used for the same
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
US6949820B2 (en) Substrate-based chip package
JP3082507U (ja) ダブルサイドチップパッケージ
JP2563507Y2 (ja) 半導体装置
JPH01206652A (ja) 半導体装置
JPS6079733A (ja) 半導体装置
JPH04134853A (ja) 半導体装置用リードフレーム
JPH01270256A (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置
JPH0669411A (ja) 半導体装置
JPH05283592A (ja) 半導体リードフレーム
JPH0927588A (ja) Ｌｏｃ構造の半導体装置とそのリードフレーム
JPS60226152A (ja) リ−ドフレ−ム
JPH051251U (ja) 半導体パツケージ