JPH0452906A - プログラマブルコントローラシステム - Google Patents
プログラマブルコントローラシステムInfo
- Publication number
- JPH0452906A JPH0452906A JP16209190A JP16209190A JPH0452906A JP H0452906 A JPH0452906 A JP H0452906A JP 16209190 A JP16209190 A JP 16209190A JP 16209190 A JP16209190 A JP 16209190A JP H0452906 A JPH0452906 A JP H0452906A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- special
- programmable controller
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特殊Ｉ／Ｏユニットと、この特殊■／Ｏユニ
ットからの指示により、特殊Ｉ／Ｏユニットのデータに
各種の処理を施すプログラマブルコントローラとを備え
たプログラマブルコントローラシステムに関するもので
ある。
ットからの指示により、特殊Ｉ／Ｏユニットのデータに
各種の処理を施すプログラマブルコントローラとを備え
たプログラマブルコントローラシステムに関するもので
ある。
従来、一般に、プログラマブルコントローラシステム（
以下、ＰＣシステムと称する）は、特殊■／Ｏユニット
に、プログラマブルコントローラ（以下、ＰＣと称する
）が接続されて構成されており、上記特殊Ｉ／Ｏユニッ
トの指示で、ＰＣが作動することにより、ＰＣシステム
内の各種処理が行われるようになっている。
以下、ＰＣシステムと称する）は、特殊■／Ｏユニット
に、プログラマブルコントローラ（以下、ＰＣと称する
）が接続されて構成されており、上記特殊Ｉ／Ｏユニッ
トの指示で、ＰＣが作動することにより、ＰＣシステム
内の各種処理が行われるようになっている。
例えば、Ａ−Ｄ変換器３６を備えた特殊１／Ｏユニツト
５１は、第４図に示すように、マルチプレクサ３３によ
り、入力部３１・３２の中、何等の入力を選択し、その
後、増幅器３４により、入力電圧（電流）を増幅して、
サンプルホールド回路３５を通して、Ａ−Ｄ変換器３６
により、Ａ−り変換を行うようになっている。
５１は、第４図に示すように、マルチプレクサ３３によ
り、入力部３１・３２の中、何等の入力を選択し、その
後、増幅器３４により、入力電圧（電流）を増幅して、
サンプルホールド回路３５を通して、Ａ−Ｄ変換器３６
により、Ａ−り変換を行うようになっている。
また、上記のようにしてＡ−Ｄ変換されたデータは、ア
イソレージ式ン用のホトカプラ３７を介してＡ−Ｄ変換
器３６に接続されたＣ Ｐ Ｕ （Ｃｅｎｔｒａｌ Ｐ
ｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ） ３８に入力される。
イソレージ式ン用のホトカプラ３７を介してＡ−Ｄ変換
器３６に接続されたＣ Ｐ Ｕ （Ｃｅｎｔｒａｌ Ｐ
ｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ） ３８に入力される。
そして、上記ＣＰＵ３ Ｂに入力されたデータは、デジ
タル・ゲイン、およびデジタル・オフセットの処理が施
されて、その後、ＲＡＭ４２内に格納される。
タル・ゲイン、およびデジタル・オフセットの処理が施
されて、その後、ＲＡＭ４２内に格納される。
そして、ＰＯ５２が、上記特殊Ｉ／Ｏユニット５１のデ
ータに、各種の処理を施す場合は、ＰＯ５２のデータ読
み出しにより、データが特殊Ｉ／Ｏユニット５１のイン
ターフェイス４０を経由して、ＰＯ５２の図示しないレ
ジスタに一旦格納され、その後、データに各種の処理が
施される。
ータに、各種の処理を施す場合は、ＰＯ５２のデータ読
み出しにより、データが特殊Ｉ／Ｏユニット５１のイン
ターフェイス４０を経由して、ＰＯ５２の図示しないレ
ジスタに一旦格納され、その後、データに各種の処理が
施される。
ところが、上記従来の構成では、特殊Ｉ／Ｏユニット５
１により所定の処理が施されたデータは、ＰＯ５２で各
種の処理が施される以外は、常時、特殊Ｉ／Ｏユニット
５１のＲＡＭ４２内に格納された状態にある。このため
、ＰＣシステムの電源がＯＦＦされると、ＲＡＭ４２内
に格納されたデータは、消去してしまい、ひいては、デ
ータを再調整しなければならないという問題を有してい
る。一方、ＰＯ５２のレジスタと同様に、ＲＡＭ４２内
のデータをバックアップするための電池を特殊Ｉ／Ｏユ
ニット５１に設けるか、あるいは、ＥＥＦＲＯＭを用い
、このＥＥＦＲＯＭ内にデータを格納する場合は、ＰＣ
システムの電源がＯＦＦすることによるデータの消去は
回避し得るものの、電池を設ける場合、およびＥＥＰＲ
ＯＭを用いる場合、いずれの場合においても、コストア
ップを招来するという問題を有している。
１により所定の処理が施されたデータは、ＰＯ５２で各
種の処理が施される以外は、常時、特殊Ｉ／Ｏユニット
５１のＲＡＭ４２内に格納された状態にある。このため
、ＰＣシステムの電源がＯＦＦされると、ＲＡＭ４２内
に格納されたデータは、消去してしまい、ひいては、デ
ータを再調整しなければならないという問題を有してい
る。一方、ＰＯ５２のレジスタと同様に、ＲＡＭ４２内
のデータをバックアップするための電池を特殊Ｉ／Ｏユ
ニット５１に設けるか、あるいは、ＥＥＦＲＯＭを用い
、このＥＥＦＲＯＭ内にデータを格納する場合は、ＰＣ
システムの電源がＯＦＦすることによるデータの消去は
回避し得るものの、電池を設ける場合、およびＥＥＰＲ
ＯＭを用いる場合、いずれの場合においても、コストア
ップを招来するという問題を有している。
本発明に係るプログラマブルコントローラシステムは、
上記課題を解決するために、データに所定の処理を施す
特殊Ｉ／Ｏユニットと、特殊Ｉ／Ｏユニットのデータを
レジスタに格納して、各種の処理を施すと共に、レジス
タ内のデータを電池でバックアップするプログラマブル
コントローラとを備えたプログラマブルコントローラシ
ステムにおいて、以下の手段を講じている。
上記課題を解決するために、データに所定の処理を施す
特殊Ｉ／Ｏユニットと、特殊Ｉ／Ｏユニットのデータを
レジスタに格納して、各種の処理を施すと共に、レジス
タ内のデータを電池でバックアップするプログラマブル
コントローラとを備えたプログラマブルコントローラシ
ステムにおいて、以下の手段を講じている。
即ち、特殊Ｉ／Ｏユニットにより所定の処理が施された
データは、常時、プログラマブルコントローラのレジス
タに格納されるようになっている。
データは、常時、プログラマブルコントローラのレジス
タに格納されるようになっている。
上記の構成によれば、特殊Ｉ／Ｏユニットにより所定の
処理が施されたデータは、常時、プログラマブルコント
ローラのレジスタ内に、電池でバックアップされた状態
で格納されるようになる。
処理が施されたデータは、常時、プログラマブルコント
ローラのレジスタ内に、電池でバックアップされた状態
で格納されるようになる。
このため、プログラマブルコントローラシステムの電源
がＯＦＦされた場合でも、プログラマブルコントローラ
がデータをバックアンプするため、データの消去を回避
することができる。
がＯＦＦされた場合でも、プログラマブルコントローラ
がデータをバックアンプするため、データの消去を回避
することができる。
本発明の一実施例を第１図ないし第３図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本発明に係るＰＣシステムは、第１図に示すように、特
殊Ｉ／Ｏユニット２１と、この特殊Ｉ／Ｏユニット２１
からの指示により、特殊Ｉ／Ｏユニット２１のデータに
各種の処理を施すＰＯ２２とを備えている。
殊Ｉ／Ｏユニット２１と、この特殊Ｉ／Ｏユニット２１
からの指示により、特殊Ｉ／Ｏユニット２１のデータに
各種の処理を施すＰＯ２２とを備えている。
上記特殊Ｉ／Ｏユニット２１は、２つの入力部１・２を
備えており、これら入力部１・２には、それぞれ電圧部
１ａ・２ａ、電流部１ｂ・２ｂ、および共通部１ｃ・２
Ｃが、個々に設けられている。上記電圧部１ａ・２ａは
、個々に、抵抗Ｒ１゜・Ｒｔｓを介してマルチプレクサ
３に接続されており、また、電流部１ｂ・２ｂは、個々
に、抵抗Ｒ１ｂ・Ｒｌｂを介して共通部ＩＣ・２Ｃと接
続点Ａ−Ｂで接続されている。そして、上記接続点Ａ−
Ｂは、個々に、抵抗ＲＩＣ’Ｒ１Ｃを介してマルチプレ
クサ３に接続されている。
備えており、これら入力部１・２には、それぞれ電圧部
１ａ・２ａ、電流部１ｂ・２ｂ、および共通部１ｃ・２
Ｃが、個々に設けられている。上記電圧部１ａ・２ａは
、個々に、抵抗Ｒ１゜・Ｒｔｓを介してマルチプレクサ
３に接続されており、また、電流部１ｂ・２ｂは、個々
に、抵抗Ｒ１ｂ・Ｒｌｂを介して共通部ＩＣ・２Ｃと接
続点Ａ−Ｂで接続されている。そして、上記接続点Ａ−
Ｂは、個々に、抵抗ＲＩＣ’Ｒ１Ｃを介してマルチプレ
クサ３に接続されている。
上記マルチプレクサ３の出力部は、増幅器４、およびサ
ンプルホールド回路５を介して、Ａ−Ｄ変換器６の入力
部に接続されており、上記Ａ−Ｄ変換器６の出力部は、
ホトカプラ７を介してＣＰＵ８の入力部に接続されてい
る。そして、上記ＣＰｔＪ８の出力部は、ホトカプラ９
を介して、Ａ−Ｄ変換器６、およびマルチプレクサ３に
接続されている。
ンプルホールド回路５を介して、Ａ−Ｄ変換器６の入力
部に接続されており、上記Ａ−Ｄ変換器６の出力部は、
ホトカプラ７を介してＣＰＵ８の入力部に接続されてい
る。そして、上記ＣＰｔＪ８の出力部は、ホトカプラ９
を介して、Ａ−Ｄ変換器６、およびマルチプレクサ３に
接続されている。
また、上記ＣＰＵ８は、特殊Ｉ／Ｏユニット２１と、Ｐ
Ｏ２２との間でデータの交換を行うためのインターフェ
イス／Ｏに接続されており、上記インターフェイス／Ｏ
とＣＰＵ８との伝送線路１１には、ＲＡＭ１２、および
ＲＯＭ１．３が、それぞれ接続されている。
Ｏ２２との間でデータの交換を行うためのインターフェ
イス／Ｏに接続されており、上記インターフェイス／Ｏ
とＣＰＵ８との伝送線路１１には、ＲＡＭ１２、および
ＲＯＭ１．３が、それぞれ接続されている。
また、特殊Ｉ／Ｏユニット２１内には、ＤＣ−ＤＣコン
バータ２３が設けられている。上記ＤＣ−ＤＣコンバー
タ２３は、０■〜→〜５■の電圧を入力した後、この電
圧を所定のアナログ電源電圧に変換して、特殊Ｉ／Ｏユ
ニッ）２］内の他の構成部材に電源を供給するようにな
っている。
バータ２３が設けられている。上記ＤＣ−ＤＣコンバー
タ２３は、０■〜→〜５■の電圧を入力した後、この電
圧を所定のアナログ電源電圧に変換して、特殊Ｉ／Ｏユ
ニッ）２］内の他の構成部材に電源を供給するようにな
っている。
そして、上記特殊Ｉ／Ｏユニット２１のインターフェイ
ス／Ｏと、ＰＯ２２とは、伝送線路２４で結合されてお
り、特殊Ｉ／Ｏユニット２１からＰＯ２２に、０にセッ
トされた〃信号が送信されることで、ＰＯ２２は、特殊
ｒ／Ｏユニット２１からのパラメータ処理の要求である
ことを判別するようになっている。また、特殊Ｉ／Ｏユ
ニット２１により所定の処理が施されたデータは、チエ
ツクバイトがＤＤにセットされることで、ＰＯ２２内の
図示しないレジスタに格納されるようになっており、特
殊】／Ｏユニツト２１からの指示により、データにＢＣ
Ｃ計算を施す場合は、チエ・ツクバイトが５５にセント
されるようになっている。
ス／Ｏと、ＰＯ２２とは、伝送線路２４で結合されてお
り、特殊Ｉ／Ｏユニット２１からＰＯ２２に、０にセッ
トされた〃信号が送信されることで、ＰＯ２２は、特殊
ｒ／Ｏユニット２１からのパラメータ処理の要求である
ことを判別するようになっている。また、特殊Ｉ／Ｏユ
ニット２１により所定の処理が施されたデータは、チエ
ツクバイトがＤＤにセットされることで、ＰＯ２２内の
図示しないレジスタに格納されるようになっており、特
殊】／Ｏユニツト２１からの指示により、データにＢＣ
Ｃ計算を施す場合は、チエ・ツクバイトが５５にセント
されるようになっている。
尚、上記ＰＣ２２は、図示しない電池が設けられており
、レジスタ内に格納されるデータをバックアップするよ
うになっている。
、レジスタ内に格納されるデータをバックアップするよ
うになっている。
上記の構成において、特殊Ｉ／Ｏユニット２１は、マル
チプレクサ３により、入力部１・２の中、何等の入力部
を選択して、入力電圧（ｉｉｔ流）を増幅器４に出力す
る。そして、増幅器４に入力された電圧（電流）を、増
幅させた後に、サンプルホールド回路５を通し、Ａ−Ｄ
変換器６に入力させ、Ａ−Ｄ変換を施す。そして、変換
後のデータを、ホトカブラ７を経由して、ＣＰＵ８に入
力させ、デジタル・ゲイン、およびデジタル・オフセッ
トの微調整処理を施して、ＲＡＭ１２に格納する。
チプレクサ３により、入力部１・２の中、何等の入力部
を選択して、入力電圧（ｉｉｔ流）を増幅器４に出力す
る。そして、増幅器４に入力された電圧（電流）を、増
幅させた後に、サンプルホールド回路５を通し、Ａ−Ｄ
変換器６に入力させ、Ａ−Ｄ変換を施す。そして、変換
後のデータを、ホトカブラ７を経由して、ＣＰＵ８に入
力させ、デジタル・ゲイン、およびデジタル・オフセッ
トの微調整処理を施して、ＲＡＭ１２に格納する。
一方、ＰＯ２２は、特殊Ｉ／Ｏユニット２工のパラメー
タを読み出して、デジタル・ゲイン、およびデジタル・
オフセットの微調整処理が施されたデータを、レジスタ
に格納すると共に、特殊Ｉ／Ｏユニット２工からの指示
により、データにＢＣＣ計算を施す。
タを読み出して、デジタル・ゲイン、およびデジタル・
オフセットの微調整処理が施されたデータを、レジスタ
に格納すると共に、特殊Ｉ／Ｏユニット２工からの指示
により、データにＢＣＣ計算を施す。
また、特殊Ｉ／Ｏユニット２工の動作フローは、第２図
（ａ）に示すように、先ず、データに対して、デジタル
・ゲイン、およびデジタル・オフセットの調整中か、否
かが判別される（Ｓｌ）。
（ａ）に示すように、先ず、データに対して、デジタル
・ゲイン、およびデジタル・オフセットの調整中か、否
かが判別される（Ｓｌ）。
そして、データの調整中の場合は、データにデジタル・
ゲイン、およびデジタル・オフセットの微調整処理が施
され（Ｓ２）、その後、チエツクバイトがＤＤにセット
されると共に、〃信号がＯにセットされて（３３）、パ
ラメータがＰＯ２２に逆転送される（Ｓ４）。
ゲイン、およびデジタル・オフセットの微調整処理が施
され（Ｓ２）、その後、チエツクバイトがＤＤにセット
されると共に、〃信号がＯにセットされて（３３）、パ
ラメータがＰＯ２２に逆転送される（Ｓ４）。
上記のようにして、パラメータがＰＯ２２に逆転送され
ると、Ｓｌでの判別がデータの調整中でない場合と同様
に、次に、電源をＯＮ状態に保つか、ＯＦＦにするかが
確認される（Ｓ５）。そして、電源をＯＦＦにする場合
は、次に、入力モードの変更の有無が確認されて（Ｓ６
）、入力モードの変更が無い場合は、再度、Ｓｌに戻る
。一方、入力モードの変更が有る場合は、Ｓ５の電源が
ＯＮ状態を保つ場合と同様に、チエツクバイトが５５に
セントされ（Ｓ７）、その後、〃信号が０にセットされ
て（Ｓ８）、ＰＯ２２にパラメータを要求する。
ると、Ｓｌでの判別がデータの調整中でない場合と同様
に、次に、電源をＯＮ状態に保つか、ＯＦＦにするかが
確認される（Ｓ５）。そして、電源をＯＦＦにする場合
は、次に、入力モードの変更の有無が確認されて（Ｓ６
）、入力モードの変更が無い場合は、再度、Ｓｌに戻る
。一方、入力モードの変更が有る場合は、Ｓ５の電源が
ＯＮ状態を保つ場合と同様に、チエツクバイトが５５に
セントされ（Ｓ７）、その後、〃信号が０にセットされ
て（Ｓ８）、ＰＯ２２にパラメータを要求する。
上記のようにして、ＰＯ２２にパラメータが要求される
と、次に、ＰＯ２２からのデータ受信の有無が判別され
る（Ｓ９）。データの受信が無い場合は、再度、Ｓｌに
戻る一方、データの受信が有る場合は、ＰＯ２２から受
信したデータを、ＲＡＭに格納して（ＳＩＯ）、その後
、データにＢＣＣ計算が正確に施されているか否かを判
別する（Ｓｌｌ）。データにＢＣＣ計算が正確に施され
ていない場合は、パラメータにエラー処理を施しく３１
２）、その後、再度、Ｓ７、およびＳ８の処理を施して
、ＰＯ２２にパラメータを要求する一方、データにＢＣ
Ｃ計算が正確に施されている場合は、再度、Ｓｌに戻る
と共に、Ｓ２、およびＳ３の処理が施されて、パラメー
タがＰＯ２２に逆転送される（Ｓ４）。
と、次に、ＰＯ２２からのデータ受信の有無が判別され
る（Ｓ９）。データの受信が無い場合は、再度、Ｓｌに
戻る一方、データの受信が有る場合は、ＰＯ２２から受
信したデータを、ＲＡＭに格納して（ＳＩＯ）、その後
、データにＢＣＣ計算が正確に施されているか否かを判
別する（Ｓｌｌ）。データにＢＣＣ計算が正確に施され
ていない場合は、パラメータにエラー処理を施しく３１
２）、その後、再度、Ｓ７、およびＳ８の処理を施して
、ＰＯ２２にパラメータを要求する一方、データにＢＣ
Ｃ計算が正確に施されている場合は、再度、Ｓｌに戻る
と共に、Ｓ２、およびＳ３の処理が施されて、パラメー
タがＰＯ２２に逆転送される（Ｓ４）。
また、ＰＯ２２の動作フローは、第２図（ｂ）に示すよ
うに、先ず、〃信号が０か否か判別される（Ｓ２１）。
うに、先ず、〃信号が０か否か判別される（Ｓ２１）。
〃信号が０で無い場合は、再度、Ｓ２１を繰り返す一方
、〃信号が０で有る場合は、次に、チエツクバイトが５
５か否か判別され（Ｓ２２）、チエツクバイトが５５で
有る場合は、データにＢＣＣ計算が施されて（３２３）
、ＰＣ２２のレジスタから、特殊Ｉ／Ｏユニット２１に
データが転送される（３２４）。そして、再度、Ｓ２１
に戻る。
、〃信号が０で有る場合は、次に、チエツクバイトが５
５か否か判別され（Ｓ２２）、チエツクバイトが５５で
有る場合は、データにＢＣＣ計算が施されて（３２３）
、ＰＣ２２のレジスタから、特殊Ｉ／Ｏユニット２１に
データが転送される（３２４）。そして、再度、Ｓ２１
に戻る。
一方、Ｓ２２の判別でチエツクバイトが５５で無い場合
は、次に、チエツクバイトがＤＤか否か判別される（３
２５）。チエツクバイトがＤＤで無い場合は、再度、３
２１に戻る一方、チエツクバイトがＤＤで有る場合は、
特殊Ｉ／Ｏユニット２１のパラメータを読み出して、Ｐ
Ｃ２２のレジスタにデータを格納する（３２６）。
は、次に、チエツクバイトがＤＤか否か判別される（３
２５）。チエツクバイトがＤＤで無い場合は、再度、３
２１に戻る一方、チエツクバイトがＤＤで有る場合は、
特殊Ｉ／Ｏユニット２１のパラメータを読み出して、Ｐ
Ｃ２２のレジスタにデータを格納する（３２６）。
次に、特殊Ｉ／Ｏユニット２１と、ＰＣ２２との間での
データの交換について、第２図（ａ）に示す特殊Ｉ／Ｏ
ユニット２１の動作フロー、および第２図（ｂ）に示す
ＰＣ２２の動作フローより、以下に説明する。
データの交換について、第２図（ａ）に示す特殊Ｉ／Ｏ
ユニット２１の動作フロー、および第２図（ｂ）に示す
ＰＣ２２の動作フローより、以下に説明する。
先ず、特殊Ｉ／Ｏユニット２１により、デジタル・ゲイ
ン、およびデジタル・オフセットの微調整処理が施され
たデータを、ＰＣ２２のレジスタに格納する場合につい
て説明する。
ン、およびデジタル・オフセットの微調整処理が施され
たデータを、ＰＣ２２のレジスタに格納する場合につい
て説明する。
特殊Ｉ／Ｏユニット２１は、先ず、データに対して、デ
ジタル・ゲイン、およびデジタル・オフセットの調整中
か否かを判別する（Ｓｌ）。このとき、データは、調整
処理が施されることを前提としているため、データは調
整中となり、データにデジタル・ゲイン、およびデジタ
ル・オフセットの微調整処理が施される（Ｓ２）。その
後、チエツクバイトがＤＤにセットされると共に、〃信
号が０にセットされる（Ｓ３）。
ジタル・ゲイン、およびデジタル・オフセットの調整中
か否かを判別する（Ｓｌ）。このとき、データは、調整
処理が施されることを前提としているため、データは調
整中となり、データにデジタル・ゲイン、およびデジタ
ル・オフセットの微調整処理が施される（Ｓ２）。その
後、チエツクバイトがＤＤにセットされると共に、〃信
号が０にセットされる（Ｓ３）。
一方、ＰＣ２２は、〃信号がＯで有ることを判別しく５
２１）、また、チエツクバイトが５５で無いことを判別
しく５２２）、そして、チエツクバイトがＤＤで有るこ
とを判別すると（３２６）、特殊Ｉ／Ｏユニット２１の
パラメータを読み出す、これにより、特殊Ｉ／Ｏユニッ
ト２１は、■に示すように、パラメータをＰＣ２２の３
２６に逆転送させ（Ｓ４）、ＰＣ２２は、このパラメー
タをレジスタに格納する（Ｓ２６）。
２１）、また、チエツクバイトが５５で無いことを判別
しく５２２）、そして、チエツクバイトがＤＤで有るこ
とを判別すると（３２６）、特殊Ｉ／Ｏユニット２１の
パラメータを読み出す、これにより、特殊Ｉ／Ｏユニッ
ト２１は、■に示すように、パラメータをＰＣ２２の３
２６に逆転送させ（Ｓ４）、ＰＣ２２は、このパラメー
タをレジスタに格納する（Ｓ２６）。
次に、特殊Ｉ／Ｏユニット２１からの指示により、ＰＣ
２２がデータにＢＣＣ計算を施す場合について説明する
。
２２がデータにＢＣＣ計算を施す場合について説明する
。
先ず、特殊Ｉ／Ｏユニット２１は、電源がＯＮ状態を保
つことを確認すると（Ｓ５）、チエツクバイトが５５に
セットされ（Ｓ７）、その後、〃信号が０にセットされ
る（Ｓ８）。
つことを確認すると（Ｓ５）、チエツクバイトが５５に
セットされ（Ｓ７）、その後、〃信号が０にセットされ
る（Ｓ８）。
一方、ＰＣ２２は、〃信号が０で有ることを判別しく５
２１）、また、チエツクバイトが５５で有ることを判別
すると（Ｓ２２） データにＢＣＣ計算を施して（Ｓ
２３）、このデータを、■に示すように、ＰＣ２２のレ
ジスタから特殊Ｉ／Ｏユニット２１に転送する（３２４
）。
２１）、また、チエツクバイトが５５で有ることを判別
すると（Ｓ２２） データにＢＣＣ計算を施して（Ｓ
２３）、このデータを、■に示すように、ＰＣ２２のレ
ジスタから特殊Ｉ／Ｏユニット２１に転送する（３２４
）。
次に、特殊Ｉ／Ｏユニット２１は、データ受信が有るこ
とを判別すると（Ｓ９）、受信したデータをＲＡＭに格
納して（ＳＩＯ）、その後、データにＢＣＣ計真が正確
に施されているか否かを判別する（Ｓｌｌ）。データに
ＢＣＣ計算が正確に施されていない場合は、パラメータ
にエラー処理を施しく５１２）、その後、再度、Ｓ７、
およびＳ８の処理を施して、ＰＣ２２にパラメータを要
求する。一方、データにＢＣＣ計算が正確に施されてい
る場合は、Ｓｌに戻り、データにデジタル・ゲイン、お
よびデジタル・オフセットの微調整処理を施して（Ｓ２
）、このデータをＰＣ２２のレジスタに格納する（３２
６）。
とを判別すると（Ｓ９）、受信したデータをＲＡＭに格
納して（ＳＩＯ）、その後、データにＢＣＣ計真が正確
に施されているか否かを判別する（Ｓｌｌ）。データに
ＢＣＣ計算が正確に施されていない場合は、パラメータ
にエラー処理を施しく５１２）、その後、再度、Ｓ７、
およびＳ８の処理を施して、ＰＣ２２にパラメータを要
求する。一方、データにＢＣＣ計算が正確に施されてい
る場合は、Ｓｌに戻り、データにデジタル・ゲイン、お
よびデジタル・オフセットの微調整処理を施して（Ｓ２
）、このデータをＰＣ２２のレジスタに格納する（３２
６）。
尚、本実施例では、ＰＣシステムにおいて、Ａ−Ｄ変換
器６を備えた特殊Ｉ／Ｏユニット２１と、ＰＣ２２との
データの交換について説明しているが、上記特殊Ｉ／Ｏ
ユニット２１は、特にＡ−Ｄ変換器６を備えたものに限
定するものではなく、例えば、第３図に示すように、Ｄ
−Ａ変換器６６を備えた特殊Ｉ／Ｏユニット８１と、Ｐ
Ｃ２２とのデータの交換であってもかまわない。
器６を備えた特殊Ｉ／Ｏユニット２１と、ＰＣ２２との
データの交換について説明しているが、上記特殊Ｉ／Ｏ
ユニット２１は、特にＡ−Ｄ変換器６を備えたものに限
定するものではなく、例えば、第３図に示すように、Ｄ
−Ａ変換器６６を備えた特殊Ｉ／Ｏユニット８１と、Ｐ
Ｃ２２とのデータの交換であってもかまわない。
本発明に係るプログラマブルコントローラシステムは、
以上のように、特殊Ｉ／Ｏユニットにより所定の処理が
施されたデータは、常時、プログラマブルコントローラ
のレジスタに格納されるようになっている構成である。
以上のように、特殊Ｉ／Ｏユニットにより所定の処理が
施されたデータは、常時、プログラマブルコントローラ
のレジスタに格納されるようになっている構成である。
これにより、特殊Ｉ／Ｏユニットにより所定の処理が施
されたデータは、常時、プログラマブルコントローラの
レジスタ内に、電池でバックアップされた状態で格納さ
れるようになり、ひいては、プログラマブルコントロー
ラシステムの電源がＯＦＦされた場合でも、プログラマ
ブルコントローラがデータをバックアップするため、デ
ータの消去を回避することができる。また、特殊Ｔ／Ｏ
ユニツトに、データバックアップ用の電池を設けたり、
あるいは高価なＥＥＰＲＯＭを用いることで、電源ＯＦ
Ｆ時のデータ消去を回避する場合に比べ、コストを低減
することができ、さらには、データバックアップ用の周
辺回路が不要となるため、スペース的にも改善すること
ができ、プログラマブルコントローラシステムの小型化
が容易に図れるという効果を奏する。
されたデータは、常時、プログラマブルコントローラの
レジスタ内に、電池でバックアップされた状態で格納さ
れるようになり、ひいては、プログラマブルコントロー
ラシステムの電源がＯＦＦされた場合でも、プログラマ
ブルコントローラがデータをバックアップするため、デ
ータの消去を回避することができる。また、特殊Ｔ／Ｏ
ユニツトに、データバックアップ用の電池を設けたり、
あるいは高価なＥＥＰＲＯＭを用いることで、電源ＯＦ
Ｆ時のデータ消去を回避する場合に比べ、コストを低減
することができ、さらには、データバックアップ用の周
辺回路が不要となるため、スペース的にも改善すること
ができ、プログラマブルコントローラシステムの小型化
が容易に図れるという効果を奏する。
第１図ないし第３図は本発明の一実施例を示すものであ
る。 第１図はプログラマブルコントローラシステムを示す概
略構成図である。 第２図（ａ）は特殊Ｉ／Ｏユニットの動作フローを示す
フローチャートである。 第２図（ｂ）はＰＣの動作フローを示すフローチャート
である。 第３図はＤ−Ａ変換器を備えた特殊Ｉ／Ｏユニットと、
ＰＣとを示す概略構成図である。 第４図は従来例を示すプログラマブルコントローラシス
テムの概略構成図である。 ２１は特殊Ｉ／Ｏユニット、２２はプログラマブルコン
トローラである。
る。 第１図はプログラマブルコントローラシステムを示す概
略構成図である。 第２図（ａ）は特殊Ｉ／Ｏユニットの動作フローを示す
フローチャートである。 第２図（ｂ）はＰＣの動作フローを示すフローチャート
である。 第３図はＤ−Ａ変換器を備えた特殊Ｉ／Ｏユニットと、
ＰＣとを示す概略構成図である。 第４図は従来例を示すプログラマブルコントローラシス
テムの概略構成図である。 ２１は特殊Ｉ／Ｏユニット、２２はプログラマブルコン
トローラである。
Claims (1)
- 【特許請求の範囲】 １、データに所定の処理を施す特殊Ｉ／Ｏユニットと、
特殊Ｉ／Ｏユニットのデータをレジスタに格納して、各
種の処理を施すと共に、レジスタ内のデータを電池でバ
ックアップするプログラマブルコントローラとを備えた
プログラマブルコントローラシステムにおいて、 特殊Ｉ／Ｏユニットにより所定の処理が施されたデータ
は、常時、プログラマブルコントローラのレジスタに格
納されるようになっていることを特徴とするプログラマ
ブルコントローラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162091A JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162091A JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452906A true JPH0452906A (ja) | 1992-02-20 |
| JP2603356B2 JP2603356B2 (ja) | 1997-04-23 |
Family
ID=15747908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162091A Expired - Fee Related JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2603356B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024014100A (ja) * | 2022-07-21 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | コントローラ、決定方法及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176106A (ja) * | 1984-02-22 | 1985-09-10 | Sharp Corp | シ−ケンスコントロ−ラ |
| JPH0227894A (ja) * | 1988-07-18 | 1990-01-30 | Toshiba Corp | 異常監視装置 |
-
1990
- 1990-06-20 JP JP2162091A patent/JP2603356B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176106A (ja) * | 1984-02-22 | 1985-09-10 | Sharp Corp | シ−ケンスコントロ−ラ |
| JPH0227894A (ja) * | 1988-07-18 | 1990-01-30 | Toshiba Corp | 異常監視装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024014100A (ja) * | 2022-07-21 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | コントローラ、決定方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2603356B2 (ja) | 1997-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070013231A1 (en) | In-vehicle electronic control device | |
| US8564692B2 (en) | Electronic device, electronic camera, and data transfer program for changing transfer rate and communication protocol | |
| JPH0452906A (ja) | プログラマブルコントローラシステム | |
| JP3626702B2 (ja) | Ａｄ変換装置 | |
| JP2001174489A (ja) | デジタル電圧計 | |
| JP7484019B2 (ja) | マイクロコントローラーの温度の測定のためのバッテリー管理システムの構成及びその制御方法 | |
| JP3260005B2 (ja) | Ａ／ｄ変換処理方式 | |
| JP4096717B2 (ja) | 電源装置及びそれに用いるｄｃ／ｄｃコンバータ制御方法 | |
| JPH1069302A (ja) | Ｐｉｄ命令を持つプログラマブルコントローラ | |
| JPH0518664Y2 (ja) | ||
| JPH0116165Y2 (ja) | ||
| JPH10213611A (ja) | 電源電圧低下検出装置及びその検出方法 | |
| JPS62271103A (ja) | 制御装置 | |
| JPH01184501A (ja) | ディジタル制御装置 | |
| JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
| JP2745937B2 (ja) | 送信レベル制御回路 | |
| JPH05165545A (ja) | システム時刻管理装置 | |
| JP3807079B2 (ja) | 調整データ制御装置 | |
| JPS599306Y2 (ja) | デ−タ処理装置 | |
| JP2012227623A (ja) | Ａ／ｄコンバータ、マイコン、故障判定方法 | |
| JPH01265307A (ja) | シーケンサ用ａ／ｄ変換ユニット | |
| JP3072576B2 (ja) | 自動調整回路 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPH0719162B2 (ja) | 調節装置 | |
| JPH0579866A (ja) | 計器調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |