JPH0452996Y2 - - Google Patents
Info
- Publication number
- JPH0452996Y2 JPH0452996Y2 JP1987096416U JP9641687U JPH0452996Y2 JP H0452996 Y2 JPH0452996 Y2 JP H0452996Y2 JP 1987096416 U JP1987096416 U JP 1987096416U JP 9641687 U JP9641687 U JP 9641687U JP H0452996 Y2 JPH0452996 Y2 JP H0452996Y2
- Authority
- JP
- Japan
- Prior art keywords
- carrier body
- bonding land
- cavity
- stepped
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は半導体素子を収容する多層チツプキヤ
リアに関する。
リアに関する。
（従来の技術）
従来、この種の多層チツプキヤリアは、第４図
乃至第６図示の如く、キヤリア本体ａの中央部に
半導体素子ｂの収納用キヤビテイｃを形成すると
共に該キヤビテイｃ内の外周に沿つて形成された
段部ｄの上面ｅにボンデイングランドｆを配設
し、該キヤリア本体ａ内に複数層の内部電極ｇを
設け、該キヤリア本体ａの外側面ｈに外部接続用
端子ｉを配設して成るを一般とする。
乃至第６図示の如く、キヤリア本体ａの中央部に
半導体素子ｂの収納用キヤビテイｃを形成すると
共に該キヤビテイｃ内の外周に沿つて形成された
段部ｄの上面ｅにボンデイングランドｆを配設
し、該キヤリア本体ａ内に複数層の内部電極ｇを
設け、該キヤリア本体ａの外側面ｈに外部接続用
端子ｉを配設して成るを一般とする。
（考案が解決しようとする問題点）
従来の多層チツプキヤリアは、多層配線を必要
とするボンデイングランドｆを、ボンデイングラ
ンドｆ自体にスルーホールを形成してその下層の
内部電極ｇに接続した場合は、ボンデイングラン
ドｆの表面が荒れる為にボンデイングした際に接
続不良が発生し易いという不都合を有していた。
そこで第５図示の如く多層配線を必要とするボン
デイングランドｆをキヤリア本体ａの内部に引き
込んでからスルーホールｊを介して下層の内部電
極ｇに接続しているが、外部接続用端子ｉとの絶
縁不良が起きやすいために、キヤリア本体ａのキ
ヤビテイｃと外側面間の長さを大きくしなければ
ならないという不都合を有していた。
とするボンデイングランドｆを、ボンデイングラ
ンドｆ自体にスルーホールを形成してその下層の
内部電極ｇに接続した場合は、ボンデイングラン
ドｆの表面が荒れる為にボンデイングした際に接
続不良が発生し易いという不都合を有していた。
そこで第５図示の如く多層配線を必要とするボン
デイングランドｆをキヤリア本体ａの内部に引き
込んでからスルーホールｊを介して下層の内部電
極ｇに接続しているが、外部接続用端子ｉとの絶
縁不良が起きやすいために、キヤリア本体ａのキ
ヤビテイｃと外側面間の長さを大きくしなければ
ならないという不都合を有していた。
本考案は前記不都合を解消した多層チツプキヤ
リアを提供することを目的とする。
リアを提供することを目的とする。
（問題点を解決するための手段）
本考案は、キヤリア本体の中央部に半導体素子
の収納用キヤビテイを形成すると共に該キヤビテ
イ内の外周に沿つて形成された段部の上面にボン
デイングランドを配設し、該キヤリア本体内に複
数層の内部電極を設け、該キヤリア本体の外側面
に外部接続用端子を配設して成る多層チツプキヤ
リアにおいて、該段部の内側に段差面を設けると
共に該段差面に該ボンデイングランドより下層の
内部電極を引き出して引出し電極を形成し、多層
配線を必要とするボンデイングランドを段部の内
壁面に設けた導電部を介して該引出し電極に接続
したことを特徴とする。
の収納用キヤビテイを形成すると共に該キヤビテ
イ内の外周に沿つて形成された段部の上面にボン
デイングランドを配設し、該キヤリア本体内に複
数層の内部電極を設け、該キヤリア本体の外側面
に外部接続用端子を配設して成る多層チツプキヤ
リアにおいて、該段部の内側に段差面を設けると
共に該段差面に該ボンデイングランドより下層の
内部電極を引き出して引出し電極を形成し、多層
配線を必要とするボンデイングランドを段部の内
壁面に設けた導電部を介して該引出し電極に接続
したことを特徴とする。
（実施例）
以下、添附図面に従つて本考案の実施例に付き
説明する。
説明する。
図中１はセラミツク製のキヤリア本体を示し、
該キヤリア本体１の中央部に半導体素子２の収納
用キヤビテイ３を形成すると共に該キヤビテイ３
内の外周に沿つて形成された段部４の上面５の全
周にボンデイングランド６を多数配設し、該キヤ
リア本体１内に複数層、図示のものでは３層の内
部電極７を設け、該キヤリア本体１の外側面８に
その上下両端に亘る外部接続用端子９を多数配設
してある。
該キヤリア本体１の中央部に半導体素子２の収納
用キヤビテイ３を形成すると共に該キヤビテイ３
内の外周に沿つて形成された段部４の上面５の全
周にボンデイングランド６を多数配設し、該キヤ
リア本体１内に複数層、図示のものでは３層の内
部電極７を設け、該キヤリア本体１の外側面８に
その上下両端に亘る外部接続用端子９を多数配設
してある。
以上の構成は従来の多層チツプキヤリアと特に
異なるとろはないが、本考案の特徴とするところ
に従つて、該段部４の内側に段差面１０を設ける
と共に該段差面１０に該ボンデイングランド６よ
り下層の内部電極７を引き出して引出し電極１１
を形成し、多層配線を必要とするボンデイングラ
ンド６を該段部４の内壁面１２に設けた導電部１
３を介して所望の引出し電極１１に接続した。
尚、図中１４は内部電極７を接続するスルーホー
ルを示す。
異なるとろはないが、本考案の特徴とするところ
に従つて、該段部４の内側に段差面１０を設ける
と共に該段差面１０に該ボンデイングランド６よ
り下層の内部電極７を引き出して引出し電極１１
を形成し、多層配線を必要とするボンデイングラ
ンド６を該段部４の内壁面１２に設けた導電部１
３を介して所望の引出し電極１１に接続した。
尚、図中１４は内部電極７を接続するスルーホー
ルを示す。
本実施例ではボンデイングランド６の１層下の
内部電極７から引出し電極１１を引き出したが、
２層下の内部電極７等、任意の内部電極７から引
き出し電極１１を引き出すことができる。
内部電極７から引出し電極１１を引き出したが、
２層下の内部電極７等、任意の内部電極７から引
き出し電極１１を引き出すことができる。
（考案の効果）
このように、本考案によるときは、ボンデイン
グランドの段部の内側に設けられた段差面上の引
出し電極を利用してボンデイングランドをその下
層の内部電極に接続するようにしたので、キヤリ
ア本体のキヤビテイと外側面との間の長さを大き
くとらなくても外部接続用端子との絶縁不良を生
じないで多層配線のできるコンパクトな多層チツ
プキヤリアを提供できる等の効果を有する。
グランドの段部の内側に設けられた段差面上の引
出し電極を利用してボンデイングランドをその下
層の内部電極に接続するようにしたので、キヤリ
ア本体のキヤビテイと外側面との間の長さを大き
くとらなくても外部接続用端子との絶縁不良を生
じないで多層配線のできるコンパクトな多層チツ
プキヤリアを提供できる等の効果を有する。
第１図は本考案の１実施例の斜視図、第２図は
第１図の−線截断面図、第３図は第１図の部
分拡大図、第４図は従来例の斜視図、第５図は第
４図の−線截断面図、第６図は第４図の部分
拡大図である。 １……キヤリア本体、３……収納用キヤビテ
イ、４……段部、５……上面、６……ボンデイン
グランド、７……内部電極、８……外側面、９…
…外部接続用端子、１０……段差面、１１……引
出し電極、１２……内壁面、１３……導電部。
第１図の−線截断面図、第３図は第１図の部
分拡大図、第４図は従来例の斜視図、第５図は第
４図の−線截断面図、第６図は第４図の部分
拡大図である。 １……キヤリア本体、３……収納用キヤビテ
イ、４……段部、５……上面、６……ボンデイン
グランド、７……内部電極、８……外側面、９…
…外部接続用端子、１０……段差面、１１……引
出し電極、１２……内壁面、１３……導電部。
Claims (1)
- キヤリア本体の中央部に半導体素子の収納用キ
ヤビテイを形成すると共に該キヤビテイ内の外周
に沿つて形成された段部の上面にボンデイングラ
ンドを配設し、該キヤリア本体内に複数層の内部
電極を設け、該キヤリア本体の外側面に外部接続
用端子を配設して成る多層チツプキヤリアにおい
て、該段部の内側に段差面を設けると共に該段差
面に該ボンデイングランドより下層の内部電極を
引き出して引出し電極を形成し、多層配線を必要
とするボンデイングランドを段部の内壁面に設け
た導電部を介して該引出し電極に接続したことを
特徴とする多層チツプキヤリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987096416U JPH0452996Y2 (ja) | 1987-06-23 | 1987-06-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987096416U JPH0452996Y2 (ja) | 1987-06-23 | 1987-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413139U JPS6413139U (ja) | 1989-01-24 |
| JPH0452996Y2 true JPH0452996Y2 (ja) | 1992-12-14 |
Family
ID=31321319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987096416U Expired JPH0452996Y2 (ja) | 1987-06-23 | 1987-06-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0452996Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718518B2 (ja) | 2003-10-03 | 2005-11-24 | 日東電工株式会社 | 光屈折率変調重合体、光屈折率変調重合体組成物および屈折率制御方法 |
-
1987
- 1987-06-23 JP JP1987096416U patent/JPH0452996Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413139U (ja) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452996Y2 (ja) | ||
| JPS6099522U (ja) | 積層型コンデンサ | |
| JPS6240817U (ja) | ||
| JPH01100467U (ja) | ||
| JPH02296306A (ja) | インダクタ | |
| JPH03136352A (ja) | 半導体集積回路用パッケージ | |
| JPS6348111Y2 (ja) | ||
| JPH0426546U (ja) | ||
| JPH024303U (ja) | ||
| JPS59135627U (ja) | 複合チツプコンデンサ | |
| JPS5988936U (ja) | アクテイブ・フイルタ | |
| JPS59166435U (ja) | 磁器コンデンサブロツク | |
| JPS6413137U (ja) | ||
| JPH0438064U (ja) | ||
| JPS6226046U (ja) | ||
| JPS60116225U (ja) | 半導体セラミツクコンデンサ | |
| JPH0183340U (ja) | ||
| JPS6025173U (ja) | 厚膜回路 | |
| JPS58173267U (ja) | 厚膜混成集積回路 | |
| JPS5822741U (ja) | 半導体パツケ−ジ | |
| JPS6435754U (ja) | ||
| JPS62157144U (ja) | ||
| JPS6099521U (ja) | セラミツクコンデンサ | |
| JPS6226075U (ja) | ||
| JPS6172880U (ja) |