JPH0454589B2 - - Google Patents
Info
- Publication number
- JPH0454589B2 JPH0454589B2 JP58004379A JP437983A JPH0454589B2 JP H0454589 B2 JPH0454589 B2 JP H0454589B2 JP 58004379 A JP58004379 A JP 58004379A JP 437983 A JP437983 A JP 437983A JP H0454589 B2 JPH0454589 B2 JP H0454589B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- flip
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/525—Arrangement for multi-colour printing, not covered by group B41J2/21, e.g. applicable to two or more kinds of printing or marking process
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
- Ink Jet (AREA)
Description
【発明の詳細な説明】
本発明は回転ドラム走査方式のプリンタであつ
て、カラープリント等のために複数の記録ヘツド
を備えているプリンタに係るものである。
て、カラープリント等のために複数の記録ヘツド
を備えているプリンタに係るものである。
第１図はインクジエツト方式のカラープリンタ
の模式的構造図である。サーボモータ１にて回転
駆動される回転ドラム（プラテン）２の周面に臨
ませるようにして４つのインクヘツド３，４，
５，６が共通の支持部材（ヘツドキヤリツジ）７
に取付けられている。インクヘツド３，４，５，
６は夫々イエロー、マゼンタ、シアン及びブラツ
クのインク滴を回転ドラム２上に巻回装着させる
記録紙に向けて噴出させ、各色の記録を行うもの
であり、支持部材７への取付位置又はインク滴の
噴射位置は回転ドラム２の円周方向には相異して
いるが、軸長方向には同一としてある。支持部材
７は２つのプーリ間に掛け回した無端帯に取付け
られ、一方のプーリに連結したパルスモータ８に
よつて間欠的に左から右へ向けて移動される。
の模式的構造図である。サーボモータ１にて回転
駆動される回転ドラム（プラテン）２の周面に臨
ませるようにして４つのインクヘツド３，４，
５，６が共通の支持部材（ヘツドキヤリツジ）７
に取付けられている。インクヘツド３，４，５，
６は夫々イエロー、マゼンタ、シアン及びブラツ
クのインク滴を回転ドラム２上に巻回装着させる
記録紙に向けて噴出させ、各色の記録を行うもの
であり、支持部材７への取付位置又はインク滴の
噴射位置は回転ドラム２の円周方向には相異して
いるが、軸長方向には同一としてある。支持部材
７は２つのプーリ間に掛け回した無端帯に取付け
られ、一方のプーリに連結したパルスモータ８に
よつて間欠的に左から右へ向けて移動される。
９はロータリエンコーダであつて、回転ドラム
２に連結されていて第２図に示すように回転ドラ
ム２が所定角度回転する都度１発のパルスが現れ
るパルス信号Ａ，Ｂ及び１回転する都度、１発の
パルスが現れるバルス信号Ｚを発する。信号Ａと
Ｂとは位相が90゜異つているだけである。
２に連結されていて第２図に示すように回転ドラ
ム２が所定角度回転する都度１発のパルスが現れ
るパルス信号Ａ，Ｂ及び１回転する都度、１発の
パルスが現れるバルス信号Ｚを発する。信号Ａと
Ｂとは位相が90゜異つているだけである。
而して記録はサーボモータ１により回転ドラム
２を駆動して主走査を、またパルスモータ８によ
つてインクヘツド３，４，５，６の支持部材７を
横行駆動して副走査を行い、この間に各インクヘ
ツドに信号を与えてインク滴を噴射させる。
２を駆動して主走査を、またパルスモータ８によ
つてインクヘツド３，４，５，６の支持部材７を
横行駆動して副走査を行い、この間に各インクヘ
ツドに信号を与えてインク滴を噴射させる。
各色の記録位置はヘツド毎に指定する必要があ
り、回転ドラム２上での円周方向の位置決めはロ
ーラリエンコーダ９が出力するパルスによつて行
われるが、各ヘツドはその物理的位置を異にして
いるので、これを補正するための工夫を必要とす
る。
り、回転ドラム２上での円周方向の位置決めはロ
ーラリエンコーダ９が出力するパルスによつて行
われるが、各ヘツドはその物理的位置を異にして
いるので、これを補正するための工夫を必要とす
る。
一方、回転ドラム２が１回転する間にヘツドを
所定ステツプだけ移動させるように走査を行うの
で、回転ドラム２が主走査方向に所定量回動する
都度、パルスモータ８を駆動するための信号を必
要とする。
所定ステツプだけ移動させるように走査を行うの
で、回転ドラム２が主走査方向に所定量回動する
都度、パルスモータ８を駆動するための信号を必
要とする。
第３図はこれらの信号の関係を示しておりパル
ス信号Ｚのドラム１回転につき１回の素パルスが
現れたあと、まずドラム回転方向の上流側に位置
するイエロー用のヘツドによる記録を開始させ、
次いで時間ｔだけずつ遅れてマゼンタ、シアン、
ブラツクのヘツドにより記録を順次開始させる。
この時間ｔは回転ドラム２の回転速度と、各ヘツ
ドの離隔寸法によつて定める。そして同じ順序で
記録を終了させるが、パルス信号Ｚの１周期の間
にパルスモータ８を駆動するためのパルス信号
PMが、例えば８発の素パルスを必要とする。こ
の第３図に示したイエロー、マゼンタ、シアン及
びブラツクの各色のヘツド３，４，５，６の記録
動作を許可するパルスモータ信号Py，Pm，Pc及
びPb並びにパルスモータ駆動のためのパルス信
号PMをロータリエンコーダ９の出力Ａ，Ｂによ
つて作成する。
ス信号Ｚのドラム１回転につき１回の素パルスが
現れたあと、まずドラム回転方向の上流側に位置
するイエロー用のヘツドによる記録を開始させ、
次いで時間ｔだけずつ遅れてマゼンタ、シアン、
ブラツクのヘツドにより記録を順次開始させる。
この時間ｔは回転ドラム２の回転速度と、各ヘツ
ドの離隔寸法によつて定める。そして同じ順序で
記録を終了させるが、パルス信号Ｚの１周期の間
にパルスモータ８を駆動するためのパルス信号
PMが、例えば８発の素パルスを必要とする。こ
の第３図に示したイエロー、マゼンタ、シアン及
びブラツクの各色のヘツド３，４，５，６の記録
動作を許可するパルスモータ信号Py，Pm，Pc及
びPb並びにパルスモータ駆動のためのパルス信
号PMをロータリエンコーダ９の出力Ａ，Ｂによ
つて作成する。
第４図は斯かる信号を作成するための従来の回
路構成を示している。
路構成を示している。
カウンタ５１はドラム１回転に１発のパルス信
号Ｚをリセツト信号、ドラムの所定回転量に１発
のパルス信号Ｂを計数入力としており、その計数
値は比較器５２，５３，５４，５５及びデコーダ
７１，７２…７８へ与えられる。デイジタルスイ
ツチ５６，５７，５８，５９の夫々にはパルス信
号Py，Pm，Pc，Pb夫々の立上りタイミングに
相当する数値（パルス信号Ｚの立上りタイミング
を０とし、その後、各立上りタイミング迄に計数
されるべきパルス信号Ｂの素パルス数）K1，K2，
K3，K4を設定してこれを比較器５２，５３，５
４，５５夫々のいま一つの入力とする。比較器５
２，５３，５４，５５は夫々は両入力が夫々一致
したときに一致信号を出力し、この一致信号をＤ
−フリツプフロツプ６０，６１，６２，６３夫々
のクロツク端子Ｃに与えている。
号Ｚをリセツト信号、ドラムの所定回転量に１発
のパルス信号Ｂを計数入力としており、その計数
値は比較器５２，５３，５４，５５及びデコーダ
７１，７２…７８へ与えられる。デイジタルスイ
ツチ５６，５７，５８，５９の夫々にはパルス信
号Py，Pm，Pc，Pb夫々の立上りタイミングに
相当する数値（パルス信号Ｚの立上りタイミング
を０とし、その後、各立上りタイミング迄に計数
されるべきパルス信号Ｂの素パルス数）K1，K2，
K3，K4を設定してこれを比較器５２，５３，５
４，５５夫々のいま一つの入力とする。比較器５
２，５３，５４，５５は夫々は両入力が夫々一致
したときに一致信号を出力し、この一致信号をＤ
−フリツプフロツプ６０，６１，６２，６３夫々
のクロツク端子Ｃに与えている。
各Ｄ−フリツプフロツプのＤ端子はハイレベル
に設定されているので一致信号入力により各Ｄ−
フリツプフロツプ６０，６１，６２，６３がセツ
トされＱ出力がハイレベルになる。６４，６５，
６６，６７は各Ｄ−フリツプフロツプ６０，６
１，６２，６３の出力をリセツト信号とし、パ
ルス信号Ｂを計数入力とするカウンタであつて、
上述のようにして各Ｄ−フリツプフロツプがセツ
トされると計数を開始する。カウンタ６４，６
５，６６，６７の計数値はデコーダ８１，８２，
８３，８４へ与えられる。このデコーダ８１，８
２，８３，８４はいずれもパルス信号Py，Pm，
Pc，Pbの時間幅に相当する数値（この時間内に
発せされるべきパルス信号Ｂの素パルス数）Kw
の入力があると出力をハイレベルとするものであ
り、夫々の出力はＤ−フリツプフロツプ６０，６
１，６２，６３夫々のリセツト端子Ｒに与えられ
ている。従つてデイジタルスイツチ５６，５７，
５８，５９に設定された数値によつてセツトさ
れ、その後デコーダ８１，８２，８３，８４によ
つてリセツトされるＤ−フリツプフロツプ６０，
６１，６２，６３のＱ出力は所望パルス信号Py，
Pm，Pc，Pbとなる。
に設定されているので一致信号入力により各Ｄ−
フリツプフロツプ６０，６１，６２，６３がセツ
トされＱ出力がハイレベルになる。６４，６５，
６６，６７は各Ｄ−フリツプフロツプ６０，６
１，６２，６３の出力をリセツト信号とし、パ
ルス信号Ｂを計数入力とするカウンタであつて、
上述のようにして各Ｄ−フリツプフロツプがセツ
トされると計数を開始する。カウンタ６４，６
５，６６，６７の計数値はデコーダ８１，８２，
８３，８４へ与えられる。このデコーダ８１，８
２，８３，８４はいずれもパルス信号Py，Pm，
Pc，Pbの時間幅に相当する数値（この時間内に
発せされるべきパルス信号Ｂの素パルス数）Kw
の入力があると出力をハイレベルとするものであ
り、夫々の出力はＤ−フリツプフロツプ６０，６
１，６２，６３夫々のリセツト端子Ｒに与えられ
ている。従つてデイジタルスイツチ５６，５７，
５８，５９に設定された数値によつてセツトさ
れ、その後デコーダ８１，８２，８３，８４によ
つてリセツトされるＤ−フリツプフロツプ６０，
６１，６２，６３のＱ出力は所望パルス信号Py，
Pm，Pc，Pbとなる。
一方、デコーダ７１，７２…７８はパルス信号
Ｚの１周期の間に発せしめるべき８つのパルス信
号PMの素パルスの立上りタイミングに相当する
計値（パルス信号Ｚの立上りタイミングを０と
し、その後夫々の立上りタイミング迄に係数され
るべきパルス信号Ｂの素パルス数）P1，P2…P8
の入力があると、出力をハイレベルとするもので
あつて各出力をORゲート７０へ与えるようにし
てある。従つてこのORゲート７０の出力として
パルス信号PMが得られることになる。このよう
にロータリエンコーダから得られるパルス信号に
基くアドレス情報を各色毎に設けた比較器によつ
て比較し、或はパルス信号PMを得るために各素
パルス毎にデコートする方式では回路構成が複雑
である。
Ｚの１周期の間に発せしめるべき８つのパルス信
号PMの素パルスの立上りタイミングに相当する
計値（パルス信号Ｚの立上りタイミングを０と
し、その後夫々の立上りタイミング迄に係数され
るべきパルス信号Ｂの素パルス数）P1，P2…P8
の入力があると、出力をハイレベルとするもので
あつて各出力をORゲート７０へ与えるようにし
てある。従つてこのORゲート７０の出力として
パルス信号PMが得られることになる。このよう
にロータリエンコーダから得られるパルス信号に
基くアドレス情報を各色毎に設けた比較器によつ
て比較し、或はパルス信号PMを得るために各素
パルス毎にデコートする方式では回路構成が複雑
である。
本発明は斯かる従来の複雑な回路構成を簡略化
し得る回転ドラム走査方式のプリンタを提案した
ものである。
し得る回転ドラム走査方式のプリンタを提案した
ものである。
本発明は、主走査方向の相異なる位置に複数の
記録ヘツドを配した回転ドラム走査方式のプリン
タにおいて、回転ドラム１回転ごとに複数の記録
ヘツドを副走査方向に所定量移動させる移動手段
と、回転ドラムの回転量に応じて発せされるパル
スをカウントするカウンタと、該カウンタのカウ
ント値に基づく回転ドラムの主走査方向のアドレ
スデータと、各記録ヘツドの回転ドラム１回転ご
との記録開始及び／又は記録終了のタイミングに
関する数値データ、及び移動手段を駆動するタイ
ミングに関する数値データのいずれか１つの数値
データとを比較し、その比較結果が一致した場合
に一致信号を出力する比較器と、前記各数値デー
タのうち、最も小さい数値データを先ず比較器に
入力し、その他の各数値データをその値が小さい
ものから前記一致信号の出力ごとに比較器に順次
入力すると共に、前記一致信号に基づいて所定の
記録ヘツドの記録開始及び／又は記録終了、並び
に移動手段の駆動を制御する制御手段とを備えて
いることを特徴とする。
記録ヘツドを配した回転ドラム走査方式のプリン
タにおいて、回転ドラム１回転ごとに複数の記録
ヘツドを副走査方向に所定量移動させる移動手段
と、回転ドラムの回転量に応じて発せされるパル
スをカウントするカウンタと、該カウンタのカウ
ント値に基づく回転ドラムの主走査方向のアドレ
スデータと、各記録ヘツドの回転ドラム１回転ご
との記録開始及び／又は記録終了のタイミングに
関する数値データ、及び移動手段を駆動するタイ
ミングに関する数値データのいずれか１つの数値
データとを比較し、その比較結果が一致した場合
に一致信号を出力する比較器と、前記各数値デー
タのうち、最も小さい数値データを先ず比較器に
入力し、その他の各数値データをその値が小さい
ものから前記一致信号の出力ごとに比較器に順次
入力すると共に、前記一致信号に基づいて所定の
記録ヘツドの記録開始及び／又は記録終了、並び
に移動手段の駆動を制御する制御手段とを備えて
いることを特徴とする。
第５図は本発明の実施に使用する回路構成を示
すブロツク図である。１０はこのプリンタの制御
中枢であるマイクロコンピユータのCPU（中央処
理装置）、１１はロータリエンコーダ９が出力す
るパルス信号Ｚをリセツト信号とし、同じくパル
ス信号Ｂを計数入力とするカウンタであつて、こ
のカウンタ１１はパルス信号Ｂの立下りでインク
リメントされるようにしてある。カウンタ１１の
計数内容は比較器１２の一入力としてある。上記
カウンタ１１の存在から理解されるように本発明
においても回転ドラムの円周方向位置を表すアド
レスデータはパルス信号Ｚを基準としている。
すブロツク図である。１０はこのプリンタの制御
中枢であるマイクロコンピユータのCPU（中央処
理装置）、１１はロータリエンコーダ９が出力す
るパルス信号Ｚをリセツト信号とし、同じくパル
ス信号Ｂを計数入力とするカウンタであつて、こ
のカウンタ１１はパルス信号Ｂの立下りでインク
リメントされるようにしてある。カウンタ１１の
計数内容は比較器１２の一入力としてある。上記
カウンタ１１の存在から理解されるように本発明
においても回転ドラムの円周方向位置を表すアド
レスデータはパルス信号Ｚを基準としている。
デイジタルスイツチ１３，１４，１５，１６は
パルス信号Py，Pm，Pc，Pb夫々の立上がりタ
イミングを規定する数値、つまりK1，K2，K3，
K4を設定するためのものであつて入力ポート１
７，１８，１９，２０夫々を介してCPU１０に
読込まれる。その他これらのパルス信号Py，
Pm，Pc，Pbの時間幅に相当する共通のデータ
Kw及びパルス信号PMの立上りタイミングに関
するデータP1，P2…P3が適宜手段によりCPU１
０に与えられている。そして図示のようにこれら
はK1，P1，K2，P2，K3，K4，P3，P4，P5，P6，
K1＋Kw，K2＋Kw，P7，K3＋Kw，P3，K4＋
Kwの順に大となつている。CPU１０は設定され
たK1〜K4，Kw，P1，P2〜P5からK1＋Kw〜K4
＋Kwを演算し、また上記順序を判別して、これ
を順次出力ポート２１を介して比較器１２へ入力
する。比較器１２は両入力を比較してこれが一致
したときに出力をハイレベルとする。比較器１２
の出力はＤ−フリツプフロツプ２２のＤ入力とし
ており、このＤ−フリツプフロツプ２２のクロツ
ク端子Ｃにはパルス信号Ｂを入力しており、その
立上りで状態を変じるようになつている。このＤ
−フリツプフロツプ２２の出力はＪ−Ｋフリツ
プフロツプ２３，２４，２５，２６のクロツク入
力端子CPに与えており、その立下りでトリガす
るようにしてある。Ｊ−Ｋフリツプフロツプ２
３，２４，２５及び２６夫々のＪ，Ｋ両入力端子
には、出力ポート２７を介してCPU１０からイ
エロー、マゼンタ、シアン及びブラツク夫々のイ
ネーブル信号YEN，MEN，CEN及びBENを与
えるようにしてある。そしてＪ−Ｋフリツプフロ
ツプ２３，２４，２５及び２６夫々のＱ出力をイ
エロー、マゼンタ、シアン及びブラツクの各色の
ヘツド３，４，５及び６の記録動作を許可するパ
ルス信号Py，Pm，Pc，Pbとする。またＤ−フ
リツプフロツプ２２の出力はＤ入力端子をハイ
レベルに固定したＤ−フリツプフロツプ２８のク
ロツク端子Ｃに与えられており、その立下りにて
セツトされる該Ｄ−フリツプフロツプ２８のＱ出
力をパルスモータ８駆動用のパルス信号PMとし
ている。該Ｄ−フリツプフロツプ２８のリセツト
端子ＲにはCPU１０から出力ポート２７経由で
リセツト信号が与えられる。一方、前記Ｄ−フリ
ツプフロツプ２２のＱ出力は動作確認信号POS
として入力ポート２９を介してCPU１０へ読込
まれる。またこのＤ−フリツプフロツプ２２のリ
セツト端子Ｒには、CPU１０から出力ポート２
７を介して位置イネーブル信号POSENを与える
ようにしてある。
パルス信号Py，Pm，Pc，Pb夫々の立上がりタ
イミングを規定する数値、つまりK1，K2，K3，
K4を設定するためのものであつて入力ポート１
７，１８，１９，２０夫々を介してCPU１０に
読込まれる。その他これらのパルス信号Py，
Pm，Pc，Pbの時間幅に相当する共通のデータ
Kw及びパルス信号PMの立上りタイミングに関
するデータP1，P2…P3が適宜手段によりCPU１
０に与えられている。そして図示のようにこれら
はK1，P1，K2，P2，K3，K4，P3，P4，P5，P6，
K1＋Kw，K2＋Kw，P7，K3＋Kw，P3，K4＋
Kwの順に大となつている。CPU１０は設定され
たK1〜K4，Kw，P1，P2〜P5からK1＋Kw〜K4
＋Kwを演算し、また上記順序を判別して、これ
を順次出力ポート２１を介して比較器１２へ入力
する。比較器１２は両入力を比較してこれが一致
したときに出力をハイレベルとする。比較器１２
の出力はＤ−フリツプフロツプ２２のＤ入力とし
ており、このＤ−フリツプフロツプ２２のクロツ
ク端子Ｃにはパルス信号Ｂを入力しており、その
立上りで状態を変じるようになつている。このＤ
−フリツプフロツプ２２の出力はＪ−Ｋフリツ
プフロツプ２３，２４，２５，２６のクロツク入
力端子CPに与えており、その立下りでトリガす
るようにしてある。Ｊ−Ｋフリツプフロツプ２
３，２４，２５及び２６夫々のＪ，Ｋ両入力端子
には、出力ポート２７を介してCPU１０からイ
エロー、マゼンタ、シアン及びブラツク夫々のイ
ネーブル信号YEN，MEN，CEN及びBENを与
えるようにしてある。そしてＪ−Ｋフリツプフロ
ツプ２３，２４，２５及び２６夫々のＱ出力をイ
エロー、マゼンタ、シアン及びブラツクの各色の
ヘツド３，４，５及び６の記録動作を許可するパ
ルス信号Py，Pm，Pc，Pbとする。またＤ−フ
リツプフロツプ２２の出力はＤ入力端子をハイ
レベルに固定したＤ−フリツプフロツプ２８のク
ロツク端子Ｃに与えられており、その立下りにて
セツトされる該Ｄ−フリツプフロツプ２８のＱ出
力をパルスモータ８駆動用のパルス信号PMとし
ている。該Ｄ−フリツプフロツプ２８のリセツト
端子ＲにはCPU１０から出力ポート２７経由で
リセツト信号が与えられる。一方、前記Ｄ−フリ
ツプフロツプ２２のＱ出力は動作確認信号POS
として入力ポート２９を介してCPU１０へ読込
まれる。またこのＤ−フリツプフロツプ２２のリ
セツト端子Ｒには、CPU１０から出力ポート２
７を介して位置イネーブル信号POSENを与える
ようにしてある。
而して本発明の制御は次のようにして行われ
る。第６図はCPU１０による制御内容を示すフ
ローチヤート、第７図は動作説明のためのタイム
チヤートである。回転ドラム２の基準位置を示す
パルス信号ＺがCPU１０に入力されるとCPU１
０はイエローの記録に係るK1を出力ポート２１
経由で比較器１２へ与え、次いで位置イネーブル
信号POSENをハイレベルとして出力ポート２７
経由でＤ−フリツプフロツプ２２へ与えてセツト
可能な状態にする。次いでイエローのイネーブル
信号YENをハイレベルとする。ドラム２の回転
に伴いパルス信号Ｂがカウンタ１１に計数されて
いき、やがて計数値がK1になると比較器１２の
出力がハイレベルとなつてＤ−フリツプフロツプ
２２は次のパルス信号Ｂの立上りでセツトされ
る。そうするとその出力はローレベルにおちＪ
−Ｋフリツプフロツプ２３がセツト状態に転じ、
Ｑ出力がハイレベルとなつてパルス信号Pyが出
力されることになる。一方、CPU１０は入力ポ
ート２９経由でＤ−フリツプフロツプ２２のＱ出
力、即ち動作確認信号POSがハイレベルになつ
たことを読込み、パルス信号Py出力のための制
御の終了を確認し、次には信号POSEN，YENを
ローレベルに戻し、次いでP1を出力ポート２１
経由で比較器１２へ与え、更に信号POSENをハ
イレベルとし、またＤ−フリツプフロツプ２８の
リセツト端子Ｒを出力ポート２７経由でハイレベ
ルとし、これをセツト可能な状態にする。やがて
カウンタ１１の内容がP1になるとＤ−フリツプ
フロツプがセツトされ、その出力がローレベル
に転じる。Ｊ−Ｋフリツプフロツプ２３〜２６の
Ｊ，Ｋ端子はいずれもローレベルであるのでそれ
らの状態は変わらないが、Ｄ−フリツプフロツプ
２８は前記出力の立下がりにてセツトされパル
ス信号PMがハイレベルになる。CPU１０はまた
Ｄ−フリツプフロツプ２２のＱ出力POSがハイ
レベルになつたことを検出し、信号POSENをロ
ーレベルに戻し、またＤ−フリツプフロツプ２８
のリセツト端子Ｒをローレベルに戻して、これを
リセツトし、パルス信号PMをローレベルに戻
す。そしてCPUは次の制御、つまり信号Pmを立
上らせるためにK2を比較器１２へ与える。この
ような処理を反復することにより第５図の回路は
第３図に示した如き所要の信号Py〜Pb及びPM
を得ることができる。
る。第６図はCPU１０による制御内容を示すフ
ローチヤート、第７図は動作説明のためのタイム
チヤートである。回転ドラム２の基準位置を示す
パルス信号ＺがCPU１０に入力されるとCPU１
０はイエローの記録に係るK1を出力ポート２１
経由で比較器１２へ与え、次いで位置イネーブル
信号POSENをハイレベルとして出力ポート２７
経由でＤ−フリツプフロツプ２２へ与えてセツト
可能な状態にする。次いでイエローのイネーブル
信号YENをハイレベルとする。ドラム２の回転
に伴いパルス信号Ｂがカウンタ１１に計数されて
いき、やがて計数値がK1になると比較器１２の
出力がハイレベルとなつてＤ−フリツプフロツプ
２２は次のパルス信号Ｂの立上りでセツトされ
る。そうするとその出力はローレベルにおちＪ
−Ｋフリツプフロツプ２３がセツト状態に転じ、
Ｑ出力がハイレベルとなつてパルス信号Pyが出
力されることになる。一方、CPU１０は入力ポ
ート２９経由でＤ−フリツプフロツプ２２のＱ出
力、即ち動作確認信号POSがハイレベルになつ
たことを読込み、パルス信号Py出力のための制
御の終了を確認し、次には信号POSEN，YENを
ローレベルに戻し、次いでP1を出力ポート２１
経由で比較器１２へ与え、更に信号POSENをハ
イレベルとし、またＤ−フリツプフロツプ２８の
リセツト端子Ｒを出力ポート２７経由でハイレベ
ルとし、これをセツト可能な状態にする。やがて
カウンタ１１の内容がP1になるとＤ−フリツプ
フロツプがセツトされ、その出力がローレベル
に転じる。Ｊ−Ｋフリツプフロツプ２３〜２６の
Ｊ，Ｋ端子はいずれもローレベルであるのでそれ
らの状態は変わらないが、Ｄ−フリツプフロツプ
２８は前記出力の立下がりにてセツトされパル
ス信号PMがハイレベルになる。CPU１０はまた
Ｄ−フリツプフロツプ２２のＱ出力POSがハイ
レベルになつたことを検出し、信号POSENをロ
ーレベルに戻し、またＤ−フリツプフロツプ２８
のリセツト端子Ｒをローレベルに戻して、これを
リセツトし、パルス信号PMをローレベルに戻
す。そしてCPUは次の制御、つまり信号Pmを立
上らせるためにK2を比較器１２へ与える。この
ような処理を反復することにより第５図の回路は
第３図に示した如き所要の信号Py〜Pb及びPM
を得ることができる。
第８図は第５図に２点鎖線で囲繞した部分、つ
まりＤ−フリツプフロツプ２２に替る回路の構成
を示している。Ｄ−フリツプフロツプ２２同様の
Ｄ−フリツプフロツプ２２´のＤ−入力端子には
比較器１２出力が、またクロツク端子Ｃにはパル
ス信号Ｂが、またリセツト端子Ｒには位置イネー
ブル信号POSENが与えられており、これらの入
力信号はＤ−フリツプフロツプ２２と全く同様で
ある。このＤ−フリツプフロツプ２２´のＱ出
力、即ち第５図の回路の動作確認信号POSに相
当する信号はもう一つのＤ−フリツプフロツプ２
２″にクロツク信号として与えられている。この
Ｄ−フリツプフロツプ２２″のＤ入力はハイレベ
ルに固定してあり、リセツト端子Ｒには、信号
POSENが入力される。そしてそのＱ出力を入力
ポート２９経由でCPU１０へ与えるべき動作確
認信号POSD、またその出力をＪ−Ｋフリツプ
フロツプ２３〜２６及びＤ−フリツプフロツプ２
８のデータ入力とすべき信号としている。
このような回路とする場合は第７図をPOSDを示
すようにそと立下りタイミングは比較器１２の出
力及びパルス信号Ｂには支配されず、信号
POSENの立下りタイミングで規定することがで
きるのでドラム２の回転が高速であつてパルス信
号Ｂの周期の短い場合にも比較器１２が一致を検
出したことを確実にCPU１０に検知させること
ができる。
まりＤ−フリツプフロツプ２２に替る回路の構成
を示している。Ｄ−フリツプフロツプ２２同様の
Ｄ−フリツプフロツプ２２´のＤ−入力端子には
比較器１２出力が、またクロツク端子Ｃにはパル
ス信号Ｂが、またリセツト端子Ｒには位置イネー
ブル信号POSENが与えられており、これらの入
力信号はＤ−フリツプフロツプ２２と全く同様で
ある。このＤ−フリツプフロツプ２２´のＱ出
力、即ち第５図の回路の動作確認信号POSに相
当する信号はもう一つのＤ−フリツプフロツプ２
２″にクロツク信号として与えられている。この
Ｄ−フリツプフロツプ２２″のＤ入力はハイレベ
ルに固定してあり、リセツト端子Ｒには、信号
POSENが入力される。そしてそのＱ出力を入力
ポート２９経由でCPU１０へ与えるべき動作確
認信号POSD、またその出力をＪ−Ｋフリツプ
フロツプ２３〜２６及びＤ−フリツプフロツプ２
８のデータ入力とすべき信号としている。
このような回路とする場合は第７図をPOSDを示
すようにそと立下りタイミングは比較器１２の出
力及びパルス信号Ｂには支配されず、信号
POSENの立下りタイミングで規定することがで
きるのでドラム２の回転が高速であつてパルス信
号Ｂの周期の短い場合にも比較器１２が一致を検
出したことを確実にCPU１０に検知させること
ができる。
叙上の如き本発明による場合はいくつかの回路
構成要素を各色に共通のものとすることができ、
特にビツト数の多い比較器を１つにすることがで
きるので回路の簡素化、小型変に極めて有効であ
る。また、同一の回路構成による所定の記録ヘツ
ドの記録開始及び／又は記録終了の制御信号を発
生するだけでなく、記録ヘツドを副走査方向に移
動させる移動手段の駆動制御信号も発生するの
で、一層回路が単純化される。
構成要素を各色に共通のものとすることができ、
特にビツト数の多い比較器を１つにすることがで
きるので回路の簡素化、小型変に極めて有効であ
る。また、同一の回路構成による所定の記録ヘツ
ドの記録開始及び／又は記録終了の制御信号を発
生するだけでなく、記録ヘツドを副走査方向に移
動させる移動手段の駆動制御信号も発生するの
で、一層回路が単純化される。
更に、記録ヘツドの記録開始、及び記録終了を
制御するPy，Pm等、所要の信号がハイ、又はロ
ーレベルに転じたか否かの確認を比較器の一致を
示す信号に依つており、各信号Py，Pm…ごとの
信号に依ることとしていないので回路を単純化す
る上で有利であり、特に各色の記録ヘツドを夫々
マルチ化する等、制御内容が複雑になるほどより
有意義なものとなる。なお本発明はインクジエツ
トプリンタに限らず、回転ドラム走査方式のプリ
ンタに広く適用できる。
制御するPy，Pm等、所要の信号がハイ、又はロ
ーレベルに転じたか否かの確認を比較器の一致を
示す信号に依つており、各信号Py，Pm…ごとの
信号に依ることとしていないので回路を単純化す
る上で有利であり、特に各色の記録ヘツドを夫々
マルチ化する等、制御内容が複雑になるほどより
有意義なものとなる。なお本発明はインクジエツ
トプリンタに限らず、回転ドラム走査方式のプリ
ンタに広く適用できる。
第１図はインクジエツト方式のカラープリンタ
の模式的構造図、第２図はロータリエンコーダ出
力の信号波形図、第３図はプリンタ制御に要する
パルス信号のタイムチヤート、第４図は従来の回
路構成を示すブロツク図、第５図は本発明方式に
係る回路構成を示すブロツク図、第６図は制御内
容の一部を示すフローチヤート、第７図は動作説
明のためのタイムチヤート、第８図は本発明の他
の実施例を示すブロツク図である。 １０……CPU、１１……カウンタ、１２……
比較器、２２，２２′，２２″，２８……Ｄ−フリ
ツプフロツプ、２３，２４，２５，２６……Ｊ−
Ｋフリツプフロツプ。
の模式的構造図、第２図はロータリエンコーダ出
力の信号波形図、第３図はプリンタ制御に要する
パルス信号のタイムチヤート、第４図は従来の回
路構成を示すブロツク図、第５図は本発明方式に
係る回路構成を示すブロツク図、第６図は制御内
容の一部を示すフローチヤート、第７図は動作説
明のためのタイムチヤート、第８図は本発明の他
の実施例を示すブロツク図である。 １０……CPU、１１……カウンタ、１２……
比較器、２２，２２′，２２″，２８……Ｄ−フリ
ツプフロツプ、２３，２４，２５，２６……Ｊ−
Ｋフリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 主走査方向に回転する回転ドラムに臨ませ
て、該主走査方向の相異なる位置に複数の記録ヘ
ツドを配した回転ドラム走査方式のプリンタにお
いて、 回転ドラム１回転ごとに複数の記録ヘツドを副
走査方向に所定量移動させる移動手段と、 回転ドラムの回転量に応じて発せられるパルス
をカウントするカウンタと、 該カウンタのカウント値に基づく回転ドラムの
主走査方向のアドレスデータと、各記録ヘツドの
回転ドラム１回転ごとの記録開始及び／又は記録
終了のタイミングに関する数値データ、及び移動
手段を駆動するタイミングに関する数値データの
いずれか１つの数値データとを比較し、その比較
結果が一致した場合に一致信号を出力する比較器
と、 前記各数値データのうち、最も小さい数値デー
タを先ず比較器に入力し、その他の各数値データ
をその値が小さいものから前記一致信号の出力ご
とに比較器に順次入力すると共に、前記一致信号
に基づいて所定の記録ヘツドの記録開始及び／又
は記録終了、並びに移動手段の駆動を制御する制
御手段とを備えていることを特徴とするプリン
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP437983A JPS59129159A (ja) | 1983-01-14 | 1983-01-14 | プリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP437983A JPS59129159A (ja) | 1983-01-14 | 1983-01-14 | プリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59129159A JPS59129159A (ja) | 1984-07-25 |
| JPH0454589B2 true JPH0454589B2 (ja) | 1992-08-31 |
Family
ID=11582720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP437983A Granted JPS59129159A (ja) | 1983-01-14 | 1983-01-14 | プリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59129159A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425137U (ja) * | 1987-08-04 | 1989-02-10 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55164169A (en) * | 1979-06-08 | 1980-12-20 | Ricoh Co Ltd | Ink jet recorder |
| JPS57100580A (en) * | 1980-12-15 | 1982-06-22 | Fuji Photo Film Co Ltd | Ink jet printer |
| JPS57129749A (en) * | 1981-02-06 | 1982-08-11 | Fuji Photo Film Co Ltd | Method and device for bringing out medium tone in ink-jet printer |
-
1983
- 1983-01-14 JP JP437983A patent/JPS59129159A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59129159A (ja) | 1984-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4103766A (en) | Control apparatus for serial printer | |
| US4158800A (en) | Control system | |
| US4058195A (en) | Increment-decrement logic for serial printer | |
| JP3848502B2 (ja) | プリンタ制御装置 | |
| US3938641A (en) | Control system for high speed printer | |
| JP2002034274A (ja) | ディジタルエンコーダー制御方法 | |
| US4044880A (en) | High speed wheel printer and method of operation | |
| JPH0454589B2 (ja) | ||
| JPS5845984A (ja) | プリンタのヘツド駆動方式 | |
| JPS6294071A (ja) | プリンタのヘツド駆動方法 | |
| US4035781A (en) | Signal priority logic for serial printer | |
| JPS6328796B2 (ja) | ||
| JPH0371992B2 (ja) | ||
| JPH09136465A (ja) | タイミングパルス発生装置 | |
| JP2600398B2 (ja) | ドットレコーダ | |
| JP2659330B2 (ja) | フレキシブルディスク装置 | |
| JPH0899439A (ja) | ワイヤドットレコーダ | |
| JPS5829237B2 (ja) | シリアルブリンタ | |
| JPH0732638B2 (ja) | ステツピングモ−タの駆動装置 | |
| JPS6354556B2 (ja) | ||
| JPS62173262A (ja) | シリアルドツトプリンタの印字制御方法 | |
| US4961660A (en) | Method for correcting mistypes in an electric typewriter | |
| JPH065172Y2 (ja) | 記録装置 | |
| JP2714910B2 (ja) | フレキシブル・ディスク装置 | |
| JPH0911572A (ja) | 記録装置 |