JPH0454656A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ダイナミック・ランダム・アクセス・メモリ
（以下Ｄ−ＲＡＭと略称する）等の書換可能なメモリを
有する電子機器に関する。

［従来の技術］ 一般に、この種の電子機器においてメモリ内のデータが
破壊された場合には、プロセッサ部によるプログラム実
行中にパリティエラーが発生したり、イリガルコマンド
が発生して動作が停止される。特にＤ−ＲＡＭはＩＣ（
集積回路）のパッケージ等から発生するα線によってデ
ータが破壊され易く、このような現象が度々起こる。

そこで従来は破壊されたデータを自動的に修復するため
の専用の回路をハードウェアで構成し、プロセッサ部か
らの指示によりメモリ部から読出したデータのエラーチ
エツクを行ない、エラー検出時には自動的に正常データ
に修復してプロセッサ部に送出するようにして、データ
破壊による動作の異常停止を防止していた。

［発明が解決しようとする課題］ しかるに、破壊されたメモリデータの修復に専用回路を
用いる従来技術にあっては、そのためのハードウェアが
必要で構成の複雑化やコスト高となる問題がある。また
、破壊されたメモリデータは専用回路でハード的に修復
されてからプロセッサ部に送出されるので、プロセッサ
部は正常なデータを受は取るだけでメモリ部のデータが
破壊されていることを認識できない。このため、−旦破
壊されたデータはメモリ内にそのまま残ることになる。

その結果、メモリ内のデータ破壊が進行して専用回路で
も修復不能となる場合があった。

そこで本発明は、メモリ内のデータが破壊された場合に
ソフトウェアの処理によってそのメモリ内の破壊データ
自体を自動的に修復でき、メモリから読出された破壊デ
ータを修復するための専用回路を不要にして、構成の簡
略化及び低コスト化をはかるとともに信頼性も向上でき
る電子機器を提供しようとするものである。

［課題を解決するための手段］ 本発明は、プロセッサ部がメモリ部を制御し、そのメモ
リ部に記憶されているプログラムを実行して入出力部に
接続された各種入出力機器を動作させる電子機器におい
て、メモリ部のメモリエリアを複数に区分して各区分エ
リア毎にそのエリア内データのチェックサムを記憶する
チェックサム記憶手段と、プロセッサ部によるプログラ
ム実行中にパリティエラーまたはイリガルコマンド等の
メモリエラーが発生したとき、そのエラーデータが含ま
れる区分エリアのチェックサムをチェックサム記憶手段
から読出すチェックサム読出し手段と、この読出し手段
により読出されたチェックサム値と該当区分エリアの内
容とに基づいてエラーデータを修復するメモリ自動修復
手段とを備えたものである。

またプロセッサ部によるプログラム実行中でないとき、
メモリ部のデータを調べてエラーが発生しているか否か
を判断するメモリチェック手段を設け、このチエツク手
段によりメモリエラーの発生が検出されたとき、そのエ
ラーデータが含まれる区分エリアのチェックサムをチェ
ックサム記憶手段から読出して、そのチェックサム値と
該当区分エリアの内容とからエラーデータを自動修復す
るようにする。

［作　用］ このような手段を講じた電子機器においては、プロセッ
サ部によるプログラム実行中にパリティエラーまたはイ
リガルコマンド等のメモリエラーが発生した場合に、そ
のエラーデータが含まれる区分エリアのチェックサム記
憶値と該当区分エリア内の現データのチェックサム値と
の偏差に基づいてソフトウェア的にエラーデータの自動
修復が行われる。これにより、エラーデータは直ちに正
常データに修復され、その後の動作に影響を及ぼさなく
なる。

また、プロセッサ部によるプログラム実行中でないとき
にもメモリチェックが行われてエラーデータの有無が判
断され、エラーデータはソフトウエア的に自動修復され
る。これによりプログラム実行中にパリティエラーまた
はイリガルコマンド等のメモリエラーが発生するのが未
然に防止される。

［実施例］ 以下、本発明の一実施例を図面を参照しながら説明する
。

第１図は本実施例の構成を示すブロック図である。プロ
セッサ部を構成するＣＰＵＩには、アドレスバス２．デ
ータバス３及び制御信号線４を介して固定的データが記
憶されるＲＯＭ５とＤ−ＲＡＭ制御回路６とが接続され
ている。また、フロッピーディスクドライバ７に対して
信号の入出力を行うＩ１０ポート８と、キーボード９か
らのキー信号を取込むとともにＣＲＴデイスプレィ１０
に表示信号を出力するＩ１０ポート１１とが前記パスラ
イン３及び制御信号線４を介してＣＰＵＩに接続されて
いる。

一方、前記Ｄ−ＲＡＭ制御回路６にはアドレスバス２ａ
、データバス３ａ及びＲＡＳ、ＣＡＳ。

ＷＥの各制御信号線４ａ、４ｂ、４ｃを介してＤ−ＲＡ
Ｍ１２が接続されている。上記Ｄ−ＲＡＭ１２は、第２
図に示すように、ＦＤＤ７を介してフロッピーディスク
から読取ったプログラムデータを記憶するための複数の
プログラムエリア２１ａ、２１ｂ、・・・と、そのプロ
グラムエリア２１ａ、２１ｂ、・・・に対応して設けら
れたチェックサムエリア２２ａ、２２ｂ、・・・と、キ
ーボードからのキー人力データやＣＲＴデイスプレィ１
０に対する表示データ等の可変的データを記憶するため
のデータエリア２３とを有する。

ここで、プログラムエリア２１ａ、、２１ｂ、・・・と
チェックサムエリア２２ａ、２２ｂ、・・・との関係に
ついて述べる。本実施例においては、各プログラムエリ
ア２１ａ、２１ｂ、・・・にそれぞれ記憶されるプログ
ラムをデータ単位で区分し、各プログラムデータのチェ
ックサムを算出して、その各プログラムデータのチェッ
クサムをそれぞれ対応するチェックサムエリア２２ａ、
２２ｂ、・・・に記憶させている。例えば第３図に示す
ように、あるプログラムエリア２１にＥ　０１０２０３
０４］の４バイトデータａと、［０２０３０４０５］の
４バイトデータｂと、［０３０４０５０Ｇ］の４バイト
データＣと、［０４０５０６０７］の４バイトデータｄ
とからなるプログラムが記憶されているとすると、各デ
ータａ、ｂ、ｃ、ｄ毎にチェックサム［ＯＡ］　、　　
［Ｏｂ］　、　　［ＯＣ］　、　　［ＯＤコを算出して
、対応するチェックサムエリア２２に記憶させている。

（チェックサム記憶手段）しかして、前記ＣＰＵＩは第
４図に示す処理を実行する。すなわち、Ｄ−ＲＡＭ１２
のあるプログラムエリア２１ａ、２１ｂ、・・・に記憶
されているプログラムを実行する場合には、そのプログ
ラムエリア２１ａ、２１ｂ、・・・をアドレス指定して
当該エリア内のプログラムデータを順次読出し、その読
出したデータを処理する。ただし読出したデータにパリ
ティエラーが発生している場合には、メモリエラーと判
断して直ちに第５図に示すメモリ修復処理を実行する。

すなわち、メモリエラーと判断されたアドレスのプログ
ラムデータを読出すとともに、そのプログラムデータに
対応するチェックサムをチェックサムエリア２２ａ、２
２ｂ。

・・・から読出す（チェックサム読出し手段）。ここで
、この種のメモリエラーはデータを構成するビットの一
部が破壊されて変化したものなので、当該プログラムデ
ータからビットが破壊されたバイトデータを認識する。

そして、チェックサム記憶値から当該プログラムデータ
の現在のチェックサム値を減算して偏差を求め、正であ
れば偏差をビットが破壊されたバイトデータに加算し、
負であれば偏差をビットが破壊されたバイトデータから
減算してエラーバイトを修復する（メモリ自動修復手段
）。その後、実行中のプログラムを継続する。

一方、ＣＰＵＩはプログラム実行の空き時間になると、
第６図に示すメモリチェック処理を実行する。すなわち
、チエツク対象となるプログラムデータが記憶されたプ
ログラムエリア２１ａ。

２１ｂ、・・・をアドレス指定して、当該エリウ内のプ
ログラムデータを順次読出す。そして、プログラムデー
タを読出す毎にそのプログラムデータにパリティエラー
が発生しているか否かを調べる（メモリチェック手段）
。そして、パリティエラーが発生していない場合には読
出しアドレスを更新して次のプログラムデータの読出し
処理に移る。

これに対し、読出したプログラムデータにパリティエラ
ーが発生していた場合には、そのプログラムデータに対
応するチェックサムをチェックサムエリア２２ａ、２２
ｂ、・・・から読出して（チェックサム読出し手段）、
ビットが破壊されたバイトデータを認識する。そして、
チェックサム記憶値から当該プログラムデータの現在の
チェックサム値を減算して偏差を求め、正であれば偏差
をビットが破壊されたバイトデータに加算し、負であれ
ば偏差をビットが破壊されたバイトデータから減算して
エラーバイトを修復する（メモリ自動修復手段）。その
後、読出しアドレスを更新して次のプログラムデータの
読出し処理に移る。こうして、チエツク対象の全データ
についてメモリチェックを終了したならば、この処理を
終了する。

このように構成された本実施例においては、機器の電源
が投入されると、イニシャライズ処理においてＦＤＤ７
によりフロッピーディスクに記録されているプログラム
が読取られ、そのプログラムはＤ−ＲＡＭ制御回路６を
介してＤ−ＲＡＭ１２の該当するプログラムエリア２１
ａ、２１ｂ。

・・・に書き込まれる。またこのとき、プログラムを構
成するプログラムデータがそのデータ単位で区分され、
各データ毎にチェックサムが算出されて、そのチェック
サム値がそれぞれ対応するチェックサムエリア２２ａ、
２２ｂ、・・・に記憶される。

この状態で、キーボード９から任意のプログラムの実行
指令が行われると、ＣＰＵＩは該当プログラムが書き込
まれたプログラムエリア２１ａ。

２１ｂ、・・・のアドレスをデータ単位で指定し、プロ
グラムデータを順次読出して処理する。ただし、α線等
の作用によりＤ−ＲＡＭＩ　２にてプログラムデータを
構成するビットの一部が破壊されて変化していたためパ
リティエラーが発生した場合には、プログラムの実行を
一時中断してそのエラデータの自動修復を行う。また、
ＣＰＵＩはプログラムを実行しない空き時間にも定期的
にプログラムデータのメモリチェックを行っており、こ
れによりパリティエラーが検出された場合もそのエラー
データの自動修復を行っている。

例えば第３図に示すプログラムデータ４［０１０２０３
０４］の３バイト目が破壊されてそのバイトが［０３］
から［０２］に変化していた場合、該バイト［０３］の
アドレスを指定により読出したときパリティエラーが発
生するのでメモリ修復処理に移る。すなわち当該プログ
ラムデータａに対応するチェックサム記憶値［ＯＡ］か
ら現在のプログラムデータ［０１０２０２０４］のチェ
ックサム値［０９］を減算する。これにより偏差［０１
１（＞０）が算出されるので、この偏差を上記３バイト
目の値［０２］に加算して破壊前の正常な３バイト目デ
ータ［０３］を求め、それに応じてメモリ内容を書き換
えて修復する。

また、第３図に示すプログラムデータａ［０１０２０３
０４］の２バイト目が破壊されてそのバイトが［０２］
から［０３］に変化していた場合も同様で、当該プログ
ラムデータａに対応するチェックサム記憶値［ＯＡ］か
ら現在のプログラムデータ［０１０３０３０４］のチェ
ックサム値［ＯＢ］を減算する。

これにより偏差［０１］　　（＜０）が算出されるので
、この偏差を上記２バイト目の値［０３］から減算して
破壊前の正常な２バイト目データ［０２］を求め、それ
に応じてメモリ内容を書き換えて修復する。

このように本実施例によれば、プログラム実行中または
ＣＰＵ空き時間のメモリチェック処理においてメモリの
破壊によりエラーデータが検出された場合には、ＣＰＵ
１のソフトウェア処理によって直ちにＤ−ＲＡＭ１２上
のエラーデータが正常データに自動的に修復される。従
って、従来のようにエラーデータを修復するためのハー
ドウェアによる専用回路が不要となる。その結果、構成
の簡略化及び低コスト化がはかられる。しかも、エラー
データはエラー検出時にメモリ上で直ちに正常データに
修復されるので、メモリ上の多くのビットが変化して修
復不能となるおそれはなく、機器の信頼性も向上される
。

ただし、上記実施例ではパリティか合致する形でメモリ
が破壊された場合には、破壊データが自動修復されない
場合がある。そこで、第７図に示すように複数に区分さ
れたチエツク対象のメモリデータａ、ｂ、ｃ、ｄに対す
るチェックサムをマトリクスでもつことが考えられる。

この場合、ＣｊＰＵ空き時間のメモリチェック処理にお
いて、縦列、横列のチェックサムによるエラーチエツク
をそれぞれ行い、メモリエラーが検出されたならば前記
実施例と同様にして自動修復を行うことになる。こうす
ることにより、たとえパリティが合致する形でメモリが
破壊されてイリガルコマンドが発生しても、メモリチェ
ック処理を行うことによりメモリエラーを自動修復でき
る。しかも同一区分エリア内に数箇所のメモリ破壊が生
じても修復可能となる利点がある。

なお、前記実施例では区分データの各バイトの加算値を
１バイトのチェックサムとして説明したが、その加算値
が１バイトを越える場合にはその加算値の下位桁を１バ
イトのチェックサムとじても本発明により修復可能であ
る。

また、前記実施例ではＤ−ＲＡＭについて述べたか、そ
の他の書換可能なメモリについて適用できるのは勿論で
ある。

［発明の効果コ 以上詳述したように、本発明によれば、メモリ内のデー
タが破壊された場合にソフトウェアの処理によってその
メモリ内の破壊データ自体を自動的に修復でき、メモリ
から読出された破壊データを修復するための専用回路を
不要にして、構成の簡略化及び低コスト化をはかるとと
もに信頼性も向上できる電子機器を提供できる。

【図面の簡単な説明】

第１図乃至第６図は本発明の一実施例を示す図であって
、第１図は全体構成を示すブロック図、第２図はＤ−Ｒ
ＡＭのメモリ構成図、第３図は区分データとチェックサ
ムとの関係を示す図、第４図はＣＰＵの本発明に関わる
メイン処理を示す流れ図、第５図はメモリ修復処理を示
す流れ図、第６図はメモリチェック処理を示す流れ図、
第７図は区分データとチェックサムとの関係の変形例を
示す図である。 １・・・ＣＰＵ　（ブロセ、ソサ部）、５・・・ＲＯＭ
。 ６・・・Ｄ−ＲＡＭ制御回路、 ７・・・フロッピーディスクドライバ、８．１１・・・
Ｉ１０ボート（入出力部）、９・・・キーボード、 １０・・・ＣＲＴデイスプレィ、 １２・・・Ｄ−ＲＡＭ　（メモリ部）、２１ａ、２１ｂ
・・・プログラムエリア、２２ａ、２２ｂ・・・チェッ
クサムエリア。 １１図 出願人代理人　弁理士　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）プロセッサ部がメモリ部を制御し、そのメモリ部
   に記憶されているプログラムを実行して入出力部に接続
   された周辺機器を動作させる電子機器において、 前記メモリ部のメモリエリアを複数に区分して各区分エ
   リア毎にそのエリア内データのチェックサムを記憶する
   チェックサム記憶手段と、 前記プロセッサ部によるプログラム実行中にパリテイエ
   ラーまたはイリガルコマンド等のメモリエラーが発生し
   たとき、そのエラーデータが含まれる区分エリアのチェ
   ックサムを前記チェックサム記憶手段から読出すチェッ
   クサム読出し手段と、この読出し手段により読出された
   チェックサム値と該当区分エリアの内容とに基づいてエ
   ラーデータを修復するメモリ自動修復手段と、 を具備したことを特徴とする電子機器。
2. （２）プロセッサ部がメモリ部を制御し、そのメモリ部
   に記憶されているプログラムを実行して入出力部に接続
   された周辺機器を動作させる電子機器において、 前記メモリ部のメモリエリアを複数に区分して各区分エ
   リア毎にそのエリア内データのチェックサムを記憶する
   チェックサム記憶手段と、 前記プロセッサ部によるプログラム実行中でないとき、
   前記メモリ部のデータを調べてエラーが発生しているか
   否かを判断するメモリチェック手段と、 前記プロセッサ部によるプログラム実行中にパリテイエ
   ラーまたはイリガルコマンド等のメモリエラーが発生し
   たとき、または前記メモリチェック手段によりメモリエ
   ラーの発生が検出されたとき、そのエラーデータが含ま
   れる区分エリアのチェックサムを前記チェックサム記憶
   手段から読出すチェックサム読出し手段と、 この読出し手段により読出されたチェックサム値と該当
   区分エリアの内容とに基づいてエラーデータを修復する
   メモリ自動修復手段と、 を具備したことを特徴とする電子機器。