JPH0454980B2 - - Google Patents
Info
- Publication number
- JPH0454980B2 JPH0454980B2 JP58106798A JP10679883A JPH0454980B2 JP H0454980 B2 JPH0454980 B2 JP H0454980B2 JP 58106798 A JP58106798 A JP 58106798A JP 10679883 A JP10679883 A JP 10679883A JP H0454980 B2 JPH0454980 B2 JP H0454980B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- metal
- resistor
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は非晶質水素化シリコン膜を使用した
薄膜回路素子、たとえばフアクシミリ用マトリツ
クス駆動方式ラインセンサに関するものである。
薄膜回路素子、たとえばフアクシミリ用マトリツ
クス駆動方式ラインセンサに関するものである。
第１図は上記ラインセンサの等価回路図であ
る。図において１はホトダイオード、２は分離ダ
イオード、３は端子、４は静電気破壊防止用回
路、５は回路４のダイオード、６は回路４の抵抗
である。
る。図において１はホトダイオード、２は分離ダ
イオード、３は端子、４は静電気破壊防止用回
路、５は回路４のダイオード、６は回路４の抵抗
である。
このラインセンサにおいては、回路４の抵抗値
は10kΩ程度と比較的高い値が必要である。この
ため、配線材料として比較的高抵抗な導体材料た
とえばCrなどを用いたとしても、面抵抗が5Ω／
□であり、幅10μｍ、長さ20mmという長い配線が
必要となつて、現実的ではない。一方、高抵抗材
料たとえばサーメツトなどを使用したときには、
抵抗６を製作するための工程が必要となり、製造
コストの上昇を招くという欠点がある。
は10kΩ程度と比較的高い値が必要である。この
ため、配線材料として比較的高抵抗な導体材料た
とえばCrなどを用いたとしても、面抵抗が5Ω／
□であり、幅10μｍ、長さ20mmという長い配線が
必要となつて、現実的ではない。一方、高抵抗材
料たとえばサーメツトなどを使用したときには、
抵抗６を製作するための工程が必要となり、製造
コストの上昇を招くという欠点がある。
この発明は上述の問題点を解決するためになさ
れたもので、工程数を増加させることなく、抵抗
値が大きくかつ面積の小さい抵抗を作ることがで
きる薄膜回路素子を提供することを目的とする。
れたもので、工程数を増加させることなく、抵抗
値が大きくかつ面積の小さい抵抗を作ることがで
きる薄膜回路素子を提供することを目的とする。
この目的を達成するため、この発明においては
非晶質水素化シリコン膜上に金属層を設け、つい
でその金属層を除去して形成した、上記非晶質水
素化シリコン膜上の反応層を抵抗として用いる。
すなわち、非晶質水素化シリコン膜上にCr、Ni、
Ti、Ｖ、Ｗ、Pt、Mo、Ta等の金属層を設け、
ついで金属層を除去すると、非晶質水素化シリコ
ン膜上に一見透明な反応層が形成されるが、この
反応層を抵抗として用いる。
非晶質水素化シリコン膜上に金属層を設け、つい
でその金属層を除去して形成した、上記非晶質水
素化シリコン膜上の反応層を抵抗として用いる。
すなわち、非晶質水素化シリコン膜上にCr、Ni、
Ti、Ｖ、Ｗ、Pt、Mo、Ta等の金属層を設け、
ついで金属層を除去すると、非晶質水素化シリコ
ン膜上に一見透明な反応層が形成されるが、この
反応層を抵抗として用いる。
実施例 １
第２図はこの発明に係るフアクシミリ用マトリ
ツクス駆動方式ラインセンサの静電気破壊防止用
回路の平面図、第３図は第２図のＡ−Ａ断面図、
第４図は第２図のＢ−Ｂ断面図、第５図は第２図
のＣ−Ｃ断面図である。図において７はガラス基
板、８はCrからなる下部電極、９は非晶質水素
化シリコン膜、１０はSiO2からなる絶縁膜、１
１は絶縁膜１０に設けられたコンタクトホール、
１２は上層配線で、上層配線１２はCr膜１２ａ
とAl膜１２ｂとからなる。１４は非晶質水素化
シリコン膜９上に形成された反応層で、反応層１
４は非晶質水素化シリコン膜９上に上層配線１２
のCr膜１２ａを設け、ついでCr膜１２ａを除去
して形成したものすなわち非晶質水素化シリコン
と金属との反応により生じたものであり、反応層
１４は現時点では十分に解析されていないが、反
応層１４のラマンスペクトラはシリサイド
（CrSi2）のラマンスペクトラムと相違し、反応層
１４は抵抗６として用いられ。
ツクス駆動方式ラインセンサの静電気破壊防止用
回路の平面図、第３図は第２図のＡ−Ａ断面図、
第４図は第２図のＢ−Ｂ断面図、第５図は第２図
のＣ−Ｃ断面図である。図において７はガラス基
板、８はCrからなる下部電極、９は非晶質水素
化シリコン膜、１０はSiO2からなる絶縁膜、１
１は絶縁膜１０に設けられたコンタクトホール、
１２は上層配線で、上層配線１２はCr膜１２ａ
とAl膜１２ｂとからなる。１４は非晶質水素化
シリコン膜９上に形成された反応層で、反応層１
４は非晶質水素化シリコン膜９上に上層配線１２
のCr膜１２ａを設け、ついでCr膜１２ａを除去
して形成したものすなわち非晶質水素化シリコン
と金属との反応により生じたものであり、反応層
１４は現時点では十分に解析されていないが、反
応層１４のラマンスペクトラはシリサイド
（CrSi2）のラマンスペクトラムと相違し、反応層
１４は抵抗６として用いられ。
つぎに、この静電気破壊防止用回路を製造する
方法について説明する。まず、ガラス基板７上に
Crを蒸着したのち、ホトエツチングして、下部
電極８を形成する。つぎに、CVD法により非晶
質水素化シリコンを堆積し、CF4ガスを用いたプ
ラズマエツチング法によりパターン化して、非晶
質水素化シリコン膜９を設ける。ついで、スパツ
タ法により絶縁膜１０を堆積したのち、ホトエツ
チング法によりコンタクトホール１１を形成す
る。つぎに、ガラス基板７の温度を50〜200℃に
して、蒸着法によりCr膜１２ａを堆積したのち、
Al膜１２ｂを堆積する。ついで、ホトエツチン
グ法によりパターン化して、上層配線１２を形成
する。この場合、Alのエツチング液としてリン
酸と酢酸の混合溶液を使用し、Crのエツチング
液として硝酸第２セリウムアンモニウムの水溶液
（450ｇ／）を使用した。この結果、非晶質水素
化シリコン膜９上に反応層１４が形成され、反応
層１４の面抵抗は約10kΩ／□である。
方法について説明する。まず、ガラス基板７上に
Crを蒸着したのち、ホトエツチングして、下部
電極８を形成する。つぎに、CVD法により非晶
質水素化シリコンを堆積し、CF4ガスを用いたプ
ラズマエツチング法によりパターン化して、非晶
質水素化シリコン膜９を設ける。ついで、スパツ
タ法により絶縁膜１０を堆積したのち、ホトエツ
チング法によりコンタクトホール１１を形成す
る。つぎに、ガラス基板７の温度を50〜200℃に
して、蒸着法によりCr膜１２ａを堆積したのち、
Al膜１２ｂを堆積する。ついで、ホトエツチン
グ法によりパターン化して、上層配線１２を形成
する。この場合、Alのエツチング液としてリン
酸と酢酸の混合溶液を使用し、Crのエツチング
液として硝酸第２セリウムアンモニウムの水溶液
（450ｇ／）を使用した。この結果、非晶質水素
化シリコン膜９上に反応層１４が形成され、反応
層１４の面抵抗は約10kΩ／□である。
なお、反応層１４はホトダイオード１の透明電
極としても使用できる。また、抵抗６はホトダイ
オード１と端子３との間もしくは分離ダイオード
２と端子３との間であればどこに設けてもよい。
極としても使用できる。また、抵抗６はホトダイ
オード１と端子３との間もしくは分離ダイオード
２と端子３との間であればどこに設けてもよい。
実施例 ２
第６図はこの発明に係る薄膜トランジスタを示
す断面図である。図において１５はガラス基板、
１６はCrからなる下部ゲート電極、１７はSi3N4
からなるゲート絶縁膜、１８は非晶質水素化シリ
コンからなる能動層、１９は下層がCrで、上層
がAlの２層金属膜（ソース、ドレインおよび配
線）、２０は非晶質水素化シリコンからなる能動
層１８上に形成された反応層で、反応層２０は能
動層１８上に２層金属膜１９の下層のCrを設け、
ついでCrを除去して形成したもので、負荷抵抗
として用いられる。２１はパツシベーシヨン膜、
２２は遮光層である。
す断面図である。図において１５はガラス基板、
１６はCrからなる下部ゲート電極、１７はSi3N4
からなるゲート絶縁膜、１８は非晶質水素化シリ
コンからなる能動層、１９は下層がCrで、上層
がAlの２層金属膜（ソース、ドレインおよび配
線）、２０は非晶質水素化シリコンからなる能動
層１８上に形成された反応層で、反応層２０は能
動層１８上に２層金属膜１９の下層のCrを設け、
ついでCrを除去して形成したもので、負荷抵抗
として用いられる。２１はパツシベーシヨン膜、
２２は遮光層である。
つぎに、この薄膜トランジスタを製造する方法
について説明する。まず、ガラス基板１５上に
Crを蒸着したのち、ホトエツチングにより下部
ゲート電極１６を形成する。つぎに、SiH4、
NH3、N2ガスの混合気体を用いたプラズマCVD
法により、Si3N4を堆積したのち、ガスをSiH4ガ
スに切換えて、不純物を意図的には添付しない非
晶質水素化シリコン膜を堆積する。ついで、CF4
ガスを用いたプラズマエツチング法によりパター
ン化して、ゲート絶縁膜１７および能動層１８を
形成する。つぎに、ガラス基板１５の温度を50〜
200℃にして、Crを蒸着したのち、Alを蒸着し、
ホトエツチングで加工することにより２層金属膜
１９を形成する。このとき、非晶質水素化シリコ
ンからなる能動層１８上に２層金属膜１９の下層
のCrとの反応層２０が形成される。なお、この
ままでは部分２３にも反応層が形成されているの
で、弗硝酸系水溶液で部分２３の反応層をエツチ
ング除去する。最後に、パツシベーシヨン膜２１
を形成したのち、遮光層２２を形成する。
について説明する。まず、ガラス基板１５上に
Crを蒸着したのち、ホトエツチングにより下部
ゲート電極１６を形成する。つぎに、SiH4、
NH3、N2ガスの混合気体を用いたプラズマCVD
法により、Si3N4を堆積したのち、ガスをSiH4ガ
スに切換えて、不純物を意図的には添付しない非
晶質水素化シリコン膜を堆積する。ついで、CF4
ガスを用いたプラズマエツチング法によりパター
ン化して、ゲート絶縁膜１７および能動層１８を
形成する。つぎに、ガラス基板１５の温度を50〜
200℃にして、Crを蒸着したのち、Alを蒸着し、
ホトエツチングで加工することにより２層金属膜
１９を形成する。このとき、非晶質水素化シリコ
ンからなる能動層１８上に２層金属膜１９の下層
のCrとの反応層２０が形成される。なお、この
ままでは部分２３にも反応層が形成されているの
で、弗硝酸系水溶液で部分２３の反応層をエツチ
ング除去する。最後に、パツシベーシヨン膜２１
を形成したのち、遮光層２２を形成する。
ところで、第６図に示す薄膜トランジスタにお
いては、不純物をドープしない非晶質水素化シリ
コンからなる能動層１８と２層金属膜１９（下層
のCr）とを直接接触させたが、第７図に示すよ
うに、能動層１８と２層金属膜１９との間にｎ形
の非晶質水素化シリコン層２４を設ければ、２層
金属膜１９の接触を良好とすることができる。ま
た、部分２３の余分な反応層を除去する代わり
に、部分２３にあらかじめ絶縁膜を形成しておい
てもよい。さらに、本実施例では１個の薄膜トラ
ンジスタについて述べたが、複数個のトランジス
タを集積化した複合回路の中における抵抗として
反応層を用いうることはもちろんであり、その効
果はとくに大きい。
いては、不純物をドープしない非晶質水素化シリ
コンからなる能動層１８と２層金属膜１９（下層
のCr）とを直接接触させたが、第７図に示すよ
うに、能動層１８と２層金属膜１９との間にｎ形
の非晶質水素化シリコン層２４を設ければ、２層
金属膜１９の接触を良好とすることができる。ま
た、部分２３の余分な反応層を除去する代わり
に、部分２３にあらかじめ絶縁膜を形成しておい
てもよい。さらに、本実施例では１個の薄膜トラ
ンジスタについて述べたが、複数個のトランジス
タを集積化した複合回路の中における抵抗として
反応層を用いうることはもちろんであり、その効
果はとくに大きい。
なお、上述実施例においては、ラインセンサの
静電気破壊防止用回路、薄膜トランジスタについ
て説明したが、他の薄膜回路素子にこの発明を適
用しうることは当然である。さらに、上述実施例
においては、非晶質水素化シリコン膜上にCrを
設けたが、金属層としてはCr、Ni、Ti、Ｖ、Ｗ、
Pt、Mo、Ta等の単体ばかりではなく、それらの
相互の混合物、合金あるいはCr−Al、Cr−Ni、
Cr−Ni−Al等上記金属を含有する金属層を用い
ることができる。また、金属層の厚さは通常300
〜2000Å、より好ましくは500〜2000Åとするの
が望ましく、金属層の厚さが小さすぎると均一性
に劣り、一方金属層の厚さが大きすぎても特に利
点はない。さらに、上述実施例においては、Cr
を蒸着するとき、ガラス基板７，１５の温度を50
〜200℃にしたが、金属層を形成した後に加熱処
理を行なつてもよい。この場合、加熱処理温度は
100〜250℃とするのが好ましく、とくに250℃以
上になると非晶質水素化シリコンの変質が始まる
ので好ましくない。また、加熱処理時間は加熱処
理温度にもよるが20分〜１時間程度でよく、あま
り長時間加熱処理しても特に利点はない。さら
に、非晶質水素化シリコン膜上に金属層を設ける
直前に、非晶質水素化シリコン膜の表面を除去
し、いわゆる表面酸化膜と思われる層を取除け
ば、特に加熱処理を行なわなくとも、金属蒸着源
からの加熱によつて試料が60〜70℃に加熱され、
反応層が形成される。また、非晶質水素化シリコ
ン膜としてはその導電形がｐ形、ｉ形、ｎ形のい
ずれでもよく、もちろんＰ、Ｂ、Ｎ、Ｃ、Ｏある
いはGe形の不純物を含有していてもよい。さら
に、金属層としてCr、Ni、Ti、Ta、Moを用い
たときには、これらの金属はSiO2等のガラスと
の接着性が良好であるから、たとえばAl、Au等
の比較的接着性が弱いが、低抵抗な電極、配線材
料の下層に金属層を配置することにより、これら
の電極、配線材料の信頼性を向上させることが可
能である。
静電気破壊防止用回路、薄膜トランジスタについ
て説明したが、他の薄膜回路素子にこの発明を適
用しうることは当然である。さらに、上述実施例
においては、非晶質水素化シリコン膜上にCrを
設けたが、金属層としてはCr、Ni、Ti、Ｖ、Ｗ、
Pt、Mo、Ta等の単体ばかりではなく、それらの
相互の混合物、合金あるいはCr−Al、Cr−Ni、
Cr−Ni−Al等上記金属を含有する金属層を用い
ることができる。また、金属層の厚さは通常300
〜2000Å、より好ましくは500〜2000Åとするの
が望ましく、金属層の厚さが小さすぎると均一性
に劣り、一方金属層の厚さが大きすぎても特に利
点はない。さらに、上述実施例においては、Cr
を蒸着するとき、ガラス基板７，１５の温度を50
〜200℃にしたが、金属層を形成した後に加熱処
理を行なつてもよい。この場合、加熱処理温度は
100〜250℃とするのが好ましく、とくに250℃以
上になると非晶質水素化シリコンの変質が始まる
ので好ましくない。また、加熱処理時間は加熱処
理温度にもよるが20分〜１時間程度でよく、あま
り長時間加熱処理しても特に利点はない。さら
に、非晶質水素化シリコン膜上に金属層を設ける
直前に、非晶質水素化シリコン膜の表面を除去
し、いわゆる表面酸化膜と思われる層を取除け
ば、特に加熱処理を行なわなくとも、金属蒸着源
からの加熱によつて試料が60〜70℃に加熱され、
反応層が形成される。また、非晶質水素化シリコ
ン膜としてはその導電形がｐ形、ｉ形、ｎ形のい
ずれでもよく、もちろんＰ、Ｂ、Ｎ、Ｃ、Ｏある
いはGe形の不純物を含有していてもよい。さら
に、金属層としてCr、Ni、Ti、Ta、Moを用い
たときには、これらの金属はSiO2等のガラスと
の接着性が良好であるから、たとえばAl、Au等
の比較的接着性が弱いが、低抵抗な電極、配線材
料の下層に金属層を配置することにより、これら
の電極、配線材料の信頼性を向上させることが可
能である。
以上説明したように、この発明に係る薄膜回路
素子においては、非晶質水素化シリコン膜上に電
極、配線材料の金属層を設け、その金属層のパタ
ーン化のためのエツチングを行なうと同時に、非
晶質水素化シリコン膜上の金属層を除去すれば、
反応層が形成され、その反応層を抵抗として用い
るから、工程数を増加させることなく抵抗を作る
ことができ、また反応層の面抵抗は大きいから、
抵抗値が大きくかつ面積の小さい抵抗を得ること
が可能である。
素子においては、非晶質水素化シリコン膜上に電
極、配線材料の金属層を設け、その金属層のパタ
ーン化のためのエツチングを行なうと同時に、非
晶質水素化シリコン膜上の金属層を除去すれば、
反応層が形成され、その反応層を抵抗として用い
るから、工程数を増加させることなく抵抗を作る
ことができ、また反応層の面抵抗は大きいから、
抵抗値が大きくかつ面積の小さい抵抗を得ること
が可能である。
第１図はフアクシミリ用マトリツクス駆動方式
ラインセンサの等価回路図、第２図はこの発明に
係るフアクシミリ用マトリツクス駆動方式ライン
センサの静電気破壊防止用回路の平面図、第３図
は第２図のＡ−Ａ断面図、第４図は第２図のＢ−
Ｂ断面図、第５図は第２図のＣ−Ｃ断面図、第６
図、第７図はそれぞれこの発明に係る薄膜トラン
ジスタを示す断面図である。 ４……静電気破壊防止用回路、５……ダイオー
ド、６……抵抗、７……ガラス基板、９……非晶
質水素化シリコン膜、１２……上層配線、１２ａ
……Cr膜、１２ｂ……Al膜、１４……反応層、
１８……能動層、１９……２層金属膜、２０……
反応層。
ラインセンサの等価回路図、第２図はこの発明に
係るフアクシミリ用マトリツクス駆動方式ライン
センサの静電気破壊防止用回路の平面図、第３図
は第２図のＡ−Ａ断面図、第４図は第２図のＢ−
Ｂ断面図、第５図は第２図のＣ−Ｃ断面図、第６
図、第７図はそれぞれこの発明に係る薄膜トラン
ジスタを示す断面図である。 ４……静電気破壊防止用回路、５……ダイオー
ド、６……抵抗、７……ガラス基板、９……非晶
質水素化シリコン膜、１２……上層配線、１２ａ
……Cr膜、１２ｂ……Al膜、１４……反応層、
１８……能動層、１９……２層金属膜、２０……
反応層。
Claims (1)
- 【特許請求の範囲】 １ 非晶質水素化シリコン膜を使用した薄膜回路
素子において、上記非晶質水素化シリコン膜上に
金属層を設け、ついでエツチングにより金属層を
除去して上記非晶質水素化シリコン膜上に形成し
た、非晶質水素化シリコンと金属との反応により
生じた反応層を抵抗として用いたことを特徴とす
る薄膜回路素子。 ２ 上記薄膜回路素子が非晶質水素化シリコン膜
を使つたダイオードを有し、上記金属層が上記ダ
イオード上に形成された金属層であり、上記抵抗
が静電気破壊防止用回路の抵抗であることを特徴
とする特許請求の範囲第１項記載の薄膜回路素
子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106798A JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
| FR8409381A FR2548452B1 (fr) | 1983-06-16 | 1984-06-15 | Dispositif a couche mince, notamment transistor |
| US06/621,683 US4618873A (en) | 1983-06-16 | 1984-06-18 | Thin film device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106798A JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59232456A JPS59232456A (ja) | 1984-12-27 |
| JPH0454980B2 true JPH0454980B2 (ja) | 1992-09-01 |
Family
ID=14442895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106798A Granted JPS59232456A (ja) | 1983-06-16 | 1983-06-16 | 薄膜回路素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4618873A (ja) |
| JP (1) | JPS59232456A (ja) |
| FR (1) | FR2548452B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170254A (ja) * | 1984-02-15 | 1985-09-03 | Fuji Xerox Co Ltd | 原稿読取装置 |
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| EP0196915B1 (en) * | 1985-03-29 | 1991-08-14 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| US4855806A (en) * | 1985-08-02 | 1989-08-08 | General Electric Company | Thin film transistor with aluminum contacts and nonaluminum metallization |
| JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| JPH0656883B2 (ja) * | 1986-03-03 | 1994-07-27 | 鐘淵化学工業株式会社 | 半導体装置 |
| US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
| US4803536A (en) * | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| US4774207A (en) * | 1987-04-20 | 1988-09-27 | General Electric Company | Method for producing high yield electrical contacts to N+ amorphous silicon |
| FR2614726A1 (fr) * | 1987-04-30 | 1988-11-04 | Seiko Instr Inc | Resistance a couche mince et procede de fabrication |
| US5210438A (en) * | 1989-05-18 | 1993-05-11 | Fujitsu Limited | Semiconductor resistance element and process for fabricating same |
| JPH02303154A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
| US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| KR940008883B1 (ko) * | 1992-04-08 | 1994-09-28 | 삼성전자 주식회사 | 박막저항의 제조방법 |
| JP2887032B2 (ja) * | 1992-10-30 | 1999-04-26 | シャープ株式会社 | 薄膜トランジスタ回路およびその製造方法 |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| JP6578676B2 (ja) * | 2015-03-03 | 2019-09-25 | セイコーエプソン株式会社 | 画像読取装置および半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181913A (en) * | 1977-05-31 | 1980-01-01 | Xerox Corporation | Resistive electrode amorphous semiconductor negative resistance device |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4297721A (en) * | 1978-11-03 | 1981-10-27 | Mostek Corporation | Extremely low current load device for integrated circuit |
| US4369372A (en) * | 1979-06-18 | 1983-01-18 | Canon Kabushiki Kaisha | Photo electro transducer device |
| JPS57141962A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS5858753A (ja) * | 1981-10-02 | 1983-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| FR2515427A1 (fr) * | 1981-10-27 | 1983-04-29 | Efcis | Procede de fabrication de resistances de forte valeur pour circuits integres |
-
1983
- 1983-06-16 JP JP58106798A patent/JPS59232456A/ja active Granted
-
1984
- 1984-06-15 FR FR8409381A patent/FR2548452B1/fr not_active Expired
- 1984-06-18 US US06/621,683 patent/US4618873A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59232456A (ja) | 1984-12-27 |
| FR2548452A1 (fr) | 1985-01-04 |
| US4618873A (en) | 1986-10-21 |
| FR2548452B1 (fr) | 1986-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454980B2 (ja) | ||
| US4746628A (en) | Method for making a thin film transistor | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2976483B2 (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| US6087205A (en) | Method of fabricating staggered thin film transistor with an improved ohmic contact structure | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| JPS6132471A (ja) | 薄膜トランジスタ | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JPS628569A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0528901B2 (ja) | ||
| JPH07162008A (ja) | ポリシリコン薄膜トランジスタ | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPH02234438A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0553144A (ja) | 薄膜トランジスタ素子アレイ | |
| JP2664377B2 (ja) | 受光装置の製造方法 | |
| JPH04326770A (ja) | 薄膜トランジスタ | |
| JP2543911B2 (ja) | 半導体装置 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 |