JPH0455544B2 - - Google Patents
Info
- Publication number
- JPH0455544B2 JPH0455544B2 JP61079140A JP7914086A JPH0455544B2 JP H0455544 B2 JPH0455544 B2 JP H0455544B2 JP 61079140 A JP61079140 A JP 61079140A JP 7914086 A JP7914086 A JP 7914086A JP H0455544 B2 JPH0455544 B2 JP H0455544B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- josephson
- quantum interferometer
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分等〕
本発明はジヨセフソン論理回路、特に、集積度
の向上および動作の高速化に好適なジヨセフソン
量子干渉計に関する。
の向上および動作の高速化に好適なジヨセフソン
量子干渉計に関する。
従来のジヨセフソン量子干渉計は、特開昭58−
19743に記載してあるように、その出力端子は複
数個設けてあるのに対し、入力電流の流入出端子
は１面のみである。その結果、従来のジヨセフソ
ン量子干渉計を用いてジヨセフソン集積回路を作
製する場合、配線が冗長であり、集積度の向上お
よび動作の高速化の妨げとなつていた。具体例を
以下に示す。
19743に記載してあるように、その出力端子は複
数個設けてあるのに対し、入力電流の流入出端子
は１面のみである。その結果、従来のジヨセフソ
ン量子干渉計を用いてジヨセフソン集積回路を作
製する場合、配線が冗長であり、集積度の向上お
よび動作の高速化の妨げとなつていた。具体例を
以下に示す。
第１図に従来のジヨセフソン量子干渉計の構造
を以す。下部電極１０１、上部電極１０２でサン
ドイツチしてジヨセフソン接合１０３を構成し、
層間絶縁膜１０４上に制御線１０５を設け、電源
抵抗１０６を通してゲート電流を給電するような
構造である。出力端子は１０７，１０８，１０９
および１１０の４個設けてあるのに対し、入力電
流を流入する制御線の端子は１面だけに設けてあ
る。
を以す。下部電極１０１、上部電極１０２でサン
ドイツチしてジヨセフソン接合１０３を構成し、
層間絶縁膜１０４上に制御線１０５を設け、電源
抵抗１０６を通してゲート電流を給電するような
構造である。出力端子は１０７，１０８，１０９
および１１０の４個設けてあるのに対し、入力電
流を流入する制御線の端子は１面だけに設けてあ
る。
第２図に第１図で示したジヨセフソン量子干渉
計１００を用いたゲート回路２００のシンボル図
を示す。大きな黒丸が出力端子１０７，１０８，
１０９および１１０である。小さな丸が制御線１
０５に接続される端子であるが、ジヨセフソン量
子干渉計は入力電流によつて発生する磁束でゲー
ト動作（OR動作）を行うものであり、複数（第
１では２個）の入力電流を流入する場合、その電
流の流入方向を同じにする必要がある。そこで、
第２図では小さな白丸２０１，２０２を流入端
子、小さな黒丸２０３，２０４を流出端子と設定
した。第３図に第２図に示したゲート回路４個を
配線する場合の一例を示す。ゲート回路３０１の
出力を残り３個のゲート回路３０２，３０３およ
び３０４に入力する場合の例である。第３図にお
いて、ゲート回路３０２の流出端子２０３からゲ
ート回路３０３の流入端子２０１への配線のうち
太線で示した配線３１０はゲート回路３０３の左
側に流入端子が設けられれば不用な配線となる。
計１００を用いたゲート回路２００のシンボル図
を示す。大きな黒丸が出力端子１０７，１０８，
１０９および１１０である。小さな丸が制御線１
０５に接続される端子であるが、ジヨセフソン量
子干渉計は入力電流によつて発生する磁束でゲー
ト動作（OR動作）を行うものであり、複数（第
１では２個）の入力電流を流入する場合、その電
流の流入方向を同じにする必要がある。そこで、
第２図では小さな白丸２０１，２０２を流入端
子、小さな黒丸２０３，２０４を流出端子と設定
した。第３図に第２図に示したゲート回路４個を
配線する場合の一例を示す。ゲート回路３０１の
出力を残り３個のゲート回路３０２，３０３およ
び３０４に入力する場合の例である。第３図にお
いて、ゲート回路３０２の流出端子２０３からゲ
ート回路３０３の流入端子２０１への配線のうち
太線で示した配線３１０はゲート回路３０３の左
側に流入端子が設けられれば不用な配線となる。
すなわち、従来のジヨセフソン量子干渉計を用
いてジヨセフソン集積回路を作製した場合、第３
図で示した配線３１０が多数生じ、集積度の向上
の妨げとなり、また配線１mmで約10psの信号遅延
が生じるため、集積回路の高速化を制限してい
た。
いてジヨセフソン集積回路を作製した場合、第３
図で示した配線３１０が多数生じ、集積度の向上
の妨げとなり、また配線１mmで約10psの信号遅延
が生じるため、集積回路の高速化を制限してい
た。
本発明の目的はジヨセフソン集積回路の配線を
極力短かくし、集積化および高速化を図ることが
できるジヨセフソン量子干渉計を提供することに
ある。
極力短かくし、集積化および高速化を図ることが
できるジヨセフソン量子干渉計を提供することに
ある。
従来のジヨセフソン量子干渉計は第１図に示し
たように、制御線をループ状にし、入力電流の流
入部と流出部を同一面に設けてあつた。制御線を
ループ状にする目的はジヨセフソン量子干渉計の
感度を上げるためであるが、制御線すべてを下部
電極上に配置しなくても長手方向だけの制御線だ
けでもその感度はほとんど同じである。
たように、制御線をループ状にし、入力電流の流
入部と流出部を同一面に設けてあつた。制御線を
ループ状にする目的はジヨセフソン量子干渉計の
感度を上げるためであるが、制御線すべてを下部
電極上に配置しなくても長手方向だけの制御線だ
けでもその感度はほとんど同じである。
そこで、本発明では、制御線の２つの短辺を下
部電極外に設け、入力電流の流入面に対応して、
流入面と反対側の辺に制御線をループ化するため
の配線を付加し、入力電流の流入面を２面に設け
られるようにしたことに特徴がある。
部電極外に設け、入力電流の流入面に対応して、
流入面と反対側の辺に制御線をループ化するため
の配線を付加し、入力電流の流入面を２面に設け
られるようにしたことに特徴がある。
以下、本発明の実施例を説明する。第４図ａ，
ｂに本発明のジヨセフソン量子干渉計の構造を示
す。下部電極１０１、上部電極１０２、ジヨセフ
ソン接合１０３、層間絶縁膜１０４、電源抵抗１
０６および出力端子１０７，１０８，１０９およ
び１１０は第１図と同様の構造である。
ｂに本発明のジヨセフソン量子干渉計の構造を示
す。下部電極１０１、上部電極１０２、ジヨセフ
ソン接合１０３、層間絶縁膜１０４、電源抵抗１
０６および出力端子１０７，１０８，１０９およ
び１１０は第１図と同様の構造である。
第４図ａは入力電流の流入面を右側に設けた場
合の構造である。制御線４０１，４０２と左側に
準備した配線４１０，４１１および４０３と４０
４をそれぞれ接続し、制御線をループ化する。
合の構造である。制御線４０１，４０２と左側に
準備した配線４１０，４１１および４０３と４０
４をそれぞれ接続し、制御線をループ化する。
上記制御線の接続の方法を以下に説明する。制
御線を含まないジヨセフソン量子干渉計上に層間
絶縁膜１０４を形成する。層間絶縁膜１０４上に
制御線４０１〜４０４を形成し、右から入出力を
行う場合は４１１を形成する。次に４０２，４０
４をカバーするような絶縁膜を形成し、上記絶縁
膜上に４０１，４０３を接続するための４１０を
形成する。なおこの層間絶縁膜１０４の追加、あ
るいは配線４２０，４２１の削去は集積回路を設
計し、配線を行う段階で任意に変更できるように
している。
御線を含まないジヨセフソン量子干渉計上に層間
絶縁膜１０４を形成する。層間絶縁膜１０４上に
制御線４０１〜４０４を形成し、右から入出力を
行う場合は４１１を形成する。次に４０２，４０
４をカバーするような絶縁膜を形成し、上記絶縁
膜上に４０１，４０３を接続するための４１０を
形成する。なおこの層間絶縁膜１０４の追加、あ
るいは配線４２０，４２１の削去は集積回路を設
計し、配線を行う段階で任意に変更できるように
している。
第４図ｂは第４図ａと逆に左側に入力電流の流
入面を設ける場合の配線変更を示す。
入面を設ける場合の配線変更を示す。
第５図ａ，ｂに第４図ａ，ｂで示した本発明の
ジヨセフソン量子干渉計を用いたゲート回路のシ
ンボル図を示す。第５図ａは第４図ａの、第５図
ｂは第４図ｂのジヨセフソン量子干渉計を用いた
場合のシンボル図である。出力端子はそれぞれ１
０７，１０８，１０９および１１０であり、入力
電流の流入端子は第５図ａでは５０１，５０２、
流出端子は５０３，５０４である。この時端子５
０５，５０６，５０７，５０８は使用しない。第
５図ｂは入力電流の流入端子が５０５，５０６、
流出端子が５０７，５０８となる。
ジヨセフソン量子干渉計を用いたゲート回路のシ
ンボル図を示す。第５図ａは第４図ａの、第５図
ｂは第４図ｂのジヨセフソン量子干渉計を用いた
場合のシンボル図である。出力端子はそれぞれ１
０７，１０８，１０９および１１０であり、入力
電流の流入端子は第５図ａでは５０１，５０２、
流出端子は５０３，５０４である。この時端子５
０５，５０６，５０７，５０８は使用しない。第
５図ｂは入力電流の流入端子が５０５，５０６、
流出端子が５０７，５０８となる。
第６図に第５図ａ，ｂに示したゲート回路間を
配線した一例を示す。ゲート回路６０１の出力を
残り３個のゲート回路６０２，６０３，６０４に
入力し例である。第６図の場合、第３図で示した
配線３１０のような不用な配線がなく、配線長が
短くでき、集積回路の集積度の向上、および配線
遅延を小さくできる。
配線した一例を示す。ゲート回路６０１の出力を
残り３個のゲート回路６０２，６０３，６０４に
入力し例である。第６図の場合、第３図で示した
配線３１０のような不用な配線がなく、配線長が
短くでき、集積回路の集積度の向上、および配線
遅延を小さくできる。
以上述べたように、本発明によれば、入力電流
の流入および流出端を２面にしたことにより、ジ
ヨセフソン量子干渉計を用いた集積回路の配線長
を短くでき、集積回路の集積度の向上、動作の高
速化を図れる効果がある。
の流入および流出端を２面にしたことにより、ジ
ヨセフソン量子干渉計を用いた集積回路の配線長
を短くでき、集積回路の集積度の向上、動作の高
速化を図れる効果がある。
第１図は従来のジヨセフソン量子干渉計の構造
図、第２図は従来のジヨセフソン量子干渉計を用
いたゲート回路のシンボル図、第３図は第２図の
ゲート回路間の配線図、第４図は本発明のジヨセ
フソン量子干渉計の構造図、第５図は本発明のジ
ヨセフソン量子干渉計を用いたゲート回路のシン
ボル図、第６図は第５図のゲート回路間の配線図
である。 １０５，４０１，４０２，４０３，４０４，４
０５，４０６，４０７，４０８……制御線、４１
０，４１１，４２０，４２１……制御線をループ
化するための配線。
図、第２図は従来のジヨセフソン量子干渉計を用
いたゲート回路のシンボル図、第３図は第２図の
ゲート回路間の配線図、第４図は本発明のジヨセ
フソン量子干渉計の構造図、第５図は本発明のジ
ヨセフソン量子干渉計を用いたゲート回路のシン
ボル図、第６図は第５図のゲート回路間の配線図
である。 １０５，４０１，４０２，４０３，４０４，４
０５，４０６，４０７，４０８……制御線、４１
０，４１１，４２０，４２１……制御線をループ
化するための配線。
Claims (1)
- 【特許請求の範囲】 １ ジヨセフソン量子干渉計の形成方法におい
て、 （） 下部電極上に層間絶縁膜を形成する工
程、 （） 上記層間絶縁膜上に、複数のジヨセフソ
ン接合を形成するための上部電極を形成する工
程、 （） 上記上部電極上に、層間絶縁膜を形成す
る工程、 （） 上記層間絶縁膜上に、互いに独立し、上
記層間絶縁膜の第１、第２辺を貫通する複数の
制御線を同一工程で形成する工程、 （） 上記制御線は、外部との接続に応じ、上
記第１辺を入出力とする場合は第２辺側の制御
線対を接続し、上記第２辺を入出力とする場合
は第２辺側の制御線対を接続することを特徴と
するジヨセフソン量子干渉計の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079140A JPS62236210A (ja) | 1986-04-08 | 1986-04-08 | ジョセフソン量子干渉計の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079140A JPS62236210A (ja) | 1986-04-08 | 1986-04-08 | ジョセフソン量子干渉計の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62236210A JPS62236210A (ja) | 1987-10-16 |
| JPH0455544B2 true JPH0455544B2 (ja) | 1992-09-03 |
Family
ID=13681653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61079140A Granted JPS62236210A (ja) | 1986-04-08 | 1986-04-08 | ジョセフソン量子干渉計の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62236210A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606114B2 (ja) * | 1982-12-13 | 1985-02-15 | 工業技術院長 | ジヨセフソン量子干渉素子 |
-
1986
- 1986-04-08 JP JP61079140A patent/JPS62236210A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62236210A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61202451A (ja) | 半導体集積回路の配線構体 | |
| JPH0455544B2 (ja) | ||
| JPS6157738B2 (ja) | ||
| JPS6256662B2 (ja) | ||
| JPS6012751A (ja) | 半導体集積回路 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPS62217679A (ja) | 磁界結合型ジヨセフソン素子 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH02174258A (ja) | 遅延セル | |
| JPS624343A (ja) | マスタ−スライス型半導体集積回路装置 | |
| JPS59172249A (ja) | モノリシツク集積回路 | |
| JPS63124585A (ja) | 磁界結合型ジヨセフソン集積回路 | |
| JPS59143926A (ja) | ジヨセフソン干渉計の構造 | |
| JPS6021543A (ja) | マスタスライスｉｃおよびその製造方法 | |
| JPH0359608B2 (ja) | ||
| JPH02288355A (ja) | 半導体論理集積回路装置 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH04214668A (ja) | マスタースライス型半導体集積回路装置 | |
| JPH0560666B2 (ja) | ||
| JPH0215898B2 (ja) | ||
| JPH0817205B2 (ja) | 半導体集積回路 | |
| JPH05335416A (ja) | マスクパターン設計方法 | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPS648466B2 (ja) | ||
| JPH0155782B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |