JPH0455963A - メモリカードのデータ保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はパーソナルコンピュータ等の外部記憶装置と
してのメモリカードに用いられ、このメモリカードのデ
ータの読み出しを保護するデータ保護装置に関するもの
である。

［従　来　例］ 近年、ＬＳＩ技術の進歩により大容量の記憶素子が開発
され、磁気カードに代わるＩＣカードが提案されるよう
になり、このＩＣカードにはＣＰＵを内蔵したものと、
メモリ素子だけを内蔵したメモリカードのデータ保護装
置がある。

メモリカードは、小型であることから、保管が容易であ
るため１例えばパーソナルコンピュータ等の外部記憶装
置として用いられており、今後さらに普及するものと考
えられる。

ところで、第２図に示されるように、メモリカード１の
データを読み出す装置、例えばパーソナルコンピュータ
にはデータの書き込み、読み出しを制御するＣＰＵ２が
備えられており、そのＣＰＵ２のアドレスバス３、デー
タバス４および制御ライン（ＲＤ、ＩＩＲ，ＣＥ等）５
がメモリカード１に接続可能になっている。なお、その
パーソナルコンピュータ等には書き込み、読み出し等の
制御プログラムを記憶しているＲＯＭ６および種々制御
に用いるデータを格納するＲＡＭ７が備えられている。

［発明が解決しようとする課題］ しかしながら、上記メモリカートのデータ読み出し装置
のパーソナルコンピュータ等にあっては、扱える者であ
れば、誰でもメモリカード１のデータを読み出して利用
することができることから、秘密性の点で問題になるこ
ともある。すなわち。

他人に知られては困るデータをメモリカードに書き込む
ことができないという問題点があった。

この発明は上記課題に鑑みなされたもので、その目的は
特定の使用者のみデータを読み出すことができるように
したメモリカードのデータ保護装置を提供することにあ
る。

［課題を解決するための手段］ 上記目的を達成するために、この発明は、ＣＰＵのアド
レスバスおよびデータバス等とに接続し。

そのデータバスを介してデータの書き込み、読み出し可
能なメモリカードの読み出し装置において、前記メモリ
カードの使用者固有の番号を記憶する記憶手段と、上記
メモリカードのデータ読み出しに際し、上記使用者の番
号を入力するための入力手段と、この入力手段による入
力番号のデータと上記記憶手段に記憶されているデータ
とを比較し。

この比較結果に応じたデータを所定Ｉ／Ｏアドレスに書
き込み、上記メモリカードのデータの読み出しを可能と
する制御手段と、上記比較結果の書き込みの際、その比
較結果をセットし、かつ、当該装置の電源ＯＮあるいは
所定コマンド等によりリセットするフリップ・フロップ
回路と、上記所定工／○アドレスをデコードして上記フ
リップ・フロップ回路のセット信号を出力するＩ／Ｏデ
コーダと、上記メモリカードをデータの書き込み、読み
出し可能状態とする上記ＣＰＵからのチップイネーブル
（ＣＥ）信号を上記フリップ・フロップ回路の高力信号
でそのメモリカードに出力するスリー・ステートバッフ
ァ回路とを備え、上記記憶手段に記憶されている番号の
データを上記入力手段から入力した場合にのみ、上記メ
モリカードのデータ読み出し可能としたことを要旨とす
る。

［作　　用］ 上記構成としたので、メモリカードの使用に際し、その
構成の装置、例えばパーソナルコンピュータにそのメモ
リカードを装填するが、そのメモリカードのデータ読み
出しに先立って、入力装置にて暗証番号を入力すること
になる。すると、パーソナルコンピュータのＣＰＵにお
いては、記憶部（例えばＥ（Ｅｌｅｃｔｒｉｃａｌｌｙ
）ＥＰ　ＲＯＭ）に記憶されている暗証番号のデータと
入力暗証番号のデータとを比較し、この比較結果を所定
Ｉ／Ｏアドレスに書き込む処理が実行される。例えば、
その比較が一致である場合には“１”が所定Ｉ／Ｏアド
レスに書き込まれ、その結果が不一致である場合には“
０”が所定Ｉ／Ｏアドレスに書き込まれるが、この書き
込み処理では、上記フリップ・フロップ回路にその“１
ｎあるいは“Ｏ”をセットすることなる。

このフリップ・フロップ回路のＱ出力が上記スリー・ス
テートバッファ回路のゲート信号となっているため１例
えば入力暗証番号がＥＥＰＲＯＭに記憶されている暗証
番号に一致している場合、そのスリー・ステートバッフ
ァ回路は出力可能状態にされ、ＣＰＵからのＣＥ倍信号
制御信号）がメモリカードに入力し、そのメモリカード
がデータ書き込み、読み出し可能状態にされる。しかし
、入力暗証番号がＥＥＰＲＯＭに記憶されている暗証番
号に一致していない場合、上記スリー・ステートバッフ
ァ回路の出力がフローティング状態にされ、ＣＰＵから
のＣＥ倍信号メモリカードに入力されず、そのメモリカ
ードがデータ書き込み、読み出し不可能状態にされる。

［実　施　例コ 以下、この発明の実施例を第１図に基づいて説明する。

なお、図中、第２図と同一部分および相当部分は同一符
号を付し重複説明を省略する。

この図において、メモリカード１のデータを読み出す装
置には、そのメモリカード１をセレクトする制御信号ラ
イン８のＣＥ倍信号出力制御するスリー・ステートバッ
ファ回路９と、そのメモリカード１の使用者の暗証番号
（データ）を記憶する書き替え可能な記憶部（Ｅ（Ｅｌ
ｅｃｔｒｉｃａｌｌｙ）ＥＰ　ＲＯＭ）／Ｏと、そのメ
モリカード１のデータ読み出しに際し、暗証番号を入力
する入力装置（入力手段）１１と、第２図に示すＣＰＵ
２の機能の他に、その入力された暗証番号（データ）と
上記ＥＥＰＲＯＭＩＯに記憶されている暗証番号（デー
タ）とを比較し、この比較結果を所定Ｉ／Ｏアドレスに
書き込む処理機能を有するＣＰＵ１２と、その所定ｌ／
○アドレスをデコードしてパルス信号を出力するＩ／Ｏ
デコーダ１３と、このパルス信号のタイミングで上記所
定工／○アドレスに書き込むデータ（比較結果；例えば
一致の場合“１”）をセットし、Ｑ出力を上記スリー・
ステートバッファ回路９のゲート信号とするフリップ・
フロップ回路１４とが備えられている。

なお、ＥＥＰＲＯＭＩＯに記憶しておく暗証番号は上記
ＣＰＵ１２にて可能になっている。また、フリップ・フ
ロップ回路１４のリセットは、当該装置の電源をＯＮに
したとき、あるいは中断等のコマンドにより行われる。

次に、上記構成のメモリカードのデータ保護装置の動作
を説明する。

まず、メモリカード１のデータを読み出すため、そのメ
モリカードを上記データ保護装置を備えた装置、例えば
パーソナルコンピュータ等に装填した後、そのデータの
読み出しに先立って、入力装置２１１にて使用者固有の
暗証番号を入力する。すると、そのパーソナルコンピュ
ータのＣＰＵ１２においては、その暗証番号（データ）
とＥＥＰＲＯＭＩＯに記憶されている暗証番号（データ
）との比較が行われている。このとき、ＥＥＰＲＯＭＩ
Ｏにその使用者固有の暗証番号が記憶されていると、Ｃ
ＰＵ１２にて一致データ（″“１”）を所定Ｉ／Ｏアド
レスに書き込む処理が実行される。このとき、その所定
■／Ｏアドレスがアドレスバス３に出力され、その−致
データがデータバス４に出力される。なお、上記比較結
果が一致でない場合、っまりＥＥＰＲＯＭｌｏに記憶さ
れている暗証番号が入力されていない場合、ＣＰＵ１２
にて不一致データ（“Ｏ”）を所定Ｉ／Ｏアドレスに書
き込む処理が実行される。

続いて、その処理によるアドレスバス３上のＩ／Ｏアド
レスがＩ／Ｏデコーダ１３にてデコードされ、パルス信
号が出力され、データバス４上のデータ（一致あるいは
不−Ｒ）がそのパルス信号でフリップ・フロップ回路１
４にセットされる。したがって、一致している場合、フ
リップ・フロップ回路１４には“１”がセットされるた
め、このフリップ・フロップ回路１４のＱ出力が“Ｌ”
レベルとなり、スリー・ステートバッファ回路９が出力
可能状態となる。

しかし、不一致である場合、フリップ・フロップ回路に
は“０″がセットされるため、このＱ出力が“Ｈ”レベ
ルとなり、スリー・ステートバッファ回路９がフローテ
ィング状態となる。

続いて、上記パーソナルコンピュータの扱者にてメモリ
カード１のデータ読み出し操作が行われると、ＥＥＰＲ
ＯＭＩＯに記憶されている暗証番号と入力された暗証番
号とが一致している場合、フリップ・フロップ回路１４
には“１”がセットされているため、制御信号のうちの
ＧＥ倍信号スリー・ステートバッファ回路９を介してメ
モリカード１に入力するため、メモリカード１がデータ
読み出し可能状態となる。ところが、入力した暗証番号
がＥＥＰＲＯＭＩＯに記憶されている暗証番号と一致し
ていない場合、フリップ・フロップ回路１４にはｉｔｏ
”がセットされるため、スリー・ステートバッファ回路
９の出力がフローティング状態にされ、そのＣＥ倍信号
メモリカード１に入力せず、そのメモリカード１がデー
タの読み出し不可能状態となる。

したがって、当該パーソナルコンピュータの扱者がＥＥ
ＰＲＯＭに記憶されている暗証番号を知らない場合、そ
のパーソナルコンピュータに装填したメモリカード１の
データを利用することができなし）。

そこで、例えばパーソナルコンピュータにてメモリカー
ド１のデータを利用した後、その場を一時的に離れた場
合、従来であれば、他の人によってそのパーソナルコン
ピュータに装填されているメモリカード１のデータが利
用されてしまうことになるが、この発明によると、例え
ば中止等のコマンドを入力してフリップ・フロップ回路
１４をリセットし、あるいは電源をＯＦＦにすれば、そ
の他人（当該暗証番号を知らない者）によってそのメモ
リカード１のデータが利用されることがない、なお、そ
の中止等のコマンドには、上記Ｉ／Ｏアドレスに“Ｏ”
を書き込む処理機能を持たせている。

すなわち、その他人がメモリカード１のデータを利用し
ようとした場合、上記コマンドによりフリップ・フロッ
プ回路１４がリセットされ、あるいは電源ＯＮによりフ
リップ・フロップ回路１４がリセットされるため、再度
当該暗証番号を入力しなければならないからである。

このように、メモリカードのデータ保護装置に使用者固
有の暗証番号を記憶するＥＥＰＲＯＭＩＯを設け、装填
したメモリカード１のデータを利用するときには、その
ＥＥＰＲＯＭＩＯに記憶されている暗証番号を入力した
場合にのみ、つまり当該暗証番号を知っている者のみし
か、当該メモリカード１のデータを読み出し、利用する
ことができず、当該データの秘密性を保つことができる
。

［発明の効果］ 以上説明したように、この発明によれば、ＣＰＵのアド
レバスおよびデータバス等とに接続し、そのデータバス
を介してデータの書き込み、読み出し可能なメモリカー
ドの読み出し装置において、上記メモリカードの使用者
固有の番号を記憶する記憶手段と、上記メモリカードの
データ読み出しに際し、上記使用者の番号を入力するた
めの入力手段と、この入力手段による入力番号のデータ
と上記記憶手段に記憶されているデータとを比較し、こ
の比較結果に応じたデータを所定Ｉ／Ｏアドレスに書き
込み、上記メモリカードのデータの読み出しを可能とす
る制御手段と、上記比較結果の書き込みの際、その比較
結果をセットし、かつ、当該装置の電源ＯＮあるいは所
定コマンド等によりリセットするフリップ・フロップ回
路と、上記所定Ｉ／Ｏアドレスをデコードして上記フリ
ップ・フロップ回路のセット信号を出力するＩ／Ｏデコ
ーダと、上記メモリカードをデータの書き込み、読み出
し可能状態とする上記ＣＰＵからのチップセレクト（Ｃ
Ｅ）信号を上記フリップ・フロップ回路の出力信号でそ
のメモリカードに出力するスリー・ステートバッファ回
路とを備え、上記比較結果により一致データが得られた
ときには、そのスリー・ステーバッファ回路を出力可能
状態とし、その比較結果により不一致データが得られた
ときには。

そのスリー・ステーバッファ回路の出力をフローティン
グ状態としたので、暗証番号を入力しなければ、かつ、
上記ＥＥＰＲＯＭに記憶されている暗証番号と同じ暗証
番号を入力しなければ、つまりその暗証番号を知ってい
る者のみが、当該メモリカードのデータを読み出し、利
用することができ、当該メモリカードのデータを他人に
利用されることもなく、データを保護することができる
という効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すメモリカードのデー
タ保護装置の概略的部分ブロック図、第２図は従来のメ
モリカードのデータ読み出しを示す装置の概略的ブロッ
ク図である。 図中、１はメモリカード、２，１２はＣＰＵ（データ読
み出し装置の制御手段）、３はアドレスバス、４はデー
タバス、５，８は制御ライン、９はスリ−・ステートバ
ッファ回路、／ＯはＥＥＰＲＯＭ（記憶手段）、１１は
入力装置、１３は工／○デコーダ、１４はフリップ・フ
ロップ回路である。 特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　大　原　拓　也

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵのアドレスバスおよびデータバス等とに接
   続し、そのデータバスを介してデータの書き込み、読み
   出し可能なメモリカードの読み出し装置において、 前記メモリカードの使用者固有の番号を記憶する記憶手
   段と、 前記メモリカードのデータ読み出しに際し、前記使用者
   の番号を入力するための入力手段と、該入力手段による
   入力番号のデータと前記記憶手段に記憶されているデー
   タとを比較し、該比較結果に応じたデータを所定Ｉ／Ｏ
   アドレスに書き込み、前記メモリカードのデータの読み
   出しを可能とする制御手段と、 前記比較結果の書き込みの際、その比較結果をセットし
   、かつ、当該装置の電源ＯＮあるいは所定コマンド等に
   よりリセットするフリップ・フロップ回路と、 前記所定Ｉ／Ｏアドレスをデコードして前記フリップ・
   フロップ回路のセット信号を出力するＩ／Ｏデコーダと
   、 前記メモリカードをデータの書き込み、読み出し可能状
   態とする前記ＣＰＵからのチップイネーブル（ＣＥ）信
   号を前記フリップ・フロップ回路の出力信号でそのメモ
   リカードに出力するスリー・ステートバッファ回路とを
   備え、 前記記憶手段に記憶されている番号のデータを前記入力
   手段から入力した場合にのみ、前記メモリカードのデー
   タ読み出し可能としたことを特徴とするメモリカードの
   データ保護装置。
2. （２）前記記憶手段はＥＥＰＲＯＭである請求項（１）
   記載のメモリカードのデータ保護装置。