JPH0456157A - 半導体装置のリード取り付け構造 - Google Patents
半導体装置のリード取り付け構造Info
- Publication number
- JPH0456157A JPH0456157A JP2163408A JP16340890A JPH0456157A JP H0456157 A JPH0456157 A JP H0456157A JP 2163408 A JP2163408 A JP 2163408A JP 16340890 A JP16340890 A JP 16340890A JP H0456157 A JPH0456157 A JP H0456157A
- Authority
- JP
- Japan
- Prior art keywords
- metallized layer
- lead
- semiconductor device
- plating
- base plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野]
本発明は、半導体装置の表面積の広いメタライズ層表面
の一部にリードを取り付ける際に用いるリード取り付け
構造に関する。
の一部にリードを取り付ける際に用いるリード取り付け
構造に関する。
V従来の技術]
従来より、半導体装置の背面などに、グランドプレーン
、電源プレーン等を構成するメタライズ層を広(備えて
、そのメタライズ層表面に銀ろうやはんだなどのろう材
(以下、ろう材という)に濡れやすいニッケルめっきな
どの下地めっきを施し、その下地めっきを施した表面積
の広いメタライズ層表面の一部に、基板の回路等の外部
回路接続用の金属製のリードを、ろう材を用いて接続し
てなる半導体装置がある。
、電源プレーン等を構成するメタライズ層を広(備えて
、そのメタライズ層表面に銀ろうやはんだなどのろう材
(以下、ろう材という)に濡れやすいニッケルめっきな
どの下地めっきを施し、その下地めっきを施した表面積
の広いメタライズ層表面の一部に、基板の回路等の外部
回路接続用の金属製のリードを、ろう材を用いて接続し
てなる半導体装置がある。
[発明が解決しようとする課題]
しかしながら、上記半導体装置においては、リードが下
地めっきを施したメタライズ層表面の一部に確実に接続
されていなくて、リードにその長手方向やその長手方向
に直角な方向に力を加えてその接続強度を計測する引っ
張試験やビール(剥離)試験に合格しないものが多数発
生した。
地めっきを施したメタライズ層表面の一部に確実に接続
されていなくて、リードにその長手方向やその長手方向
に直角な方向に力を加えてその接続強度を計測する引っ
張試験やビール(剥離)試験に合格しないものが多数発
生した。
これは、リードを上記表面積の広いメタライズ層表面の
一部に接続した際に、リード接続用のろう材が、リード
周辺のろう材に濡れやすい下地めっきを施したメタライ
ズ層表面に広(流れ出してしまって、そのろう材かリー
ド周囲表面とその周辺の下地めっきを施したメタライズ
層表面部分に亙って的確にメニスカス形状等を描いて十
分に付着しないからである。
一部に接続した際に、リード接続用のろう材が、リード
周辺のろう材に濡れやすい下地めっきを施したメタライ
ズ層表面に広(流れ出してしまって、そのろう材かリー
ド周囲表面とその周辺の下地めっきを施したメタライズ
層表面部分に亙って的確にメニスカス形状等を描いて十
分に付着しないからである。
本発明は、このような間居点を解消した、半導体装置の
リード取り付け構造(以下、リード取り付け構造という
)を提供することを目的としている。
リード取り付け構造(以下、リード取り付け構造という
)を提供することを目的としている。
[課題を解決するための手段〕
上記目的のために、本発明の第1のリード取り付け構造
は、半導体装置の表面積の広いメタライズ層表面のリー
ドを接続する部分周辺に、ろう材に濡れにくくそれらを
はじく流れ止め部材を備えて、その流れ止め部材内側の
ろう材に濡れやすい下地めっきを施したメタライズ層表
面部分に、リードをろう材を用いて接続したことを特徴
としている。
は、半導体装置の表面積の広いメタライズ層表面のリー
ドを接続する部分周辺に、ろう材に濡れにくくそれらを
はじく流れ止め部材を備えて、その流れ止め部材内側の
ろう材に濡れやすい下地めっきを施したメタライズ層表
面部分に、リードをろう材を用いて接続したことを特徴
としている。
また、本発明の第2のリード取り付け構造は、半導体装
置の表面積の広いメタライズ層表面のリートを接続する
部分に、ろう材に濡れやすい下地めっきを部分的に施し
て、その下地めっきを施したメタライズ層表面部分に、
リードをろう材を用いて接続したことを特徴としている
。
置の表面積の広いメタライズ層表面のリートを接続する
部分に、ろう材に濡れやすい下地めっきを部分的に施し
て、その下地めっきを施したメタライズ層表面部分に、
リードをろう材を用いて接続したことを特徴としている
。
「作用」
上記構成の第1のリード取り付け構造おいては、リード
を流れ止め部材内側の下地めっきを施したメタライズ層
表面部分にろう材を用いて接続した際に、ろう材に濡れ
にくい流れ止め部材が、その流れ止め部材を乗り越えて
メタライズ層表面に広く流れ出そうとするリード接続用
のろう材を、流れ止め部材内側へとはじき返して、流れ
止め部材内側にくい止める。そして、その流れ止め部材
内側にくい止められたろう材が、リード周囲表面とその
周辺の下地めっきを施したメタライズ層表面部分に亙っ
て、的確にメニスカス形状等を描いて十分に付着する。
を流れ止め部材内側の下地めっきを施したメタライズ層
表面部分にろう材を用いて接続した際に、ろう材に濡れ
にくい流れ止め部材が、その流れ止め部材を乗り越えて
メタライズ層表面に広く流れ出そうとするリード接続用
のろう材を、流れ止め部材内側へとはじき返して、流れ
止め部材内側にくい止める。そして、その流れ止め部材
内側にくい止められたろう材が、リード周囲表面とその
周辺の下地めっきを施したメタライズ層表面部分に亙っ
て、的確にメニスカス形状等を描いて十分に付着する。
上記構成の第2のリード取り付け構造においては、リー
ドを下地めっきを部分的に施したメタライズ層表面部分
にろう材を用いて接続した際に、下地めっきを施したメ
タライズ層表面部分からその周辺のメタライズ層表面に
広く流れ出そうとするリード接続用のろう材が、その下
地めっきを施したメタライズ層表面部分周囲のろう材に
濡れに(いメタライズが露出しているメタライズ層表面
にはじき返されて、下地めっきを施したメタライズ層表
面部分にくい止められる。そして、そのくい止められた
ろう材が、リード周囲表面とその周辺の下地めっきを施
したメタライズ層表面部分に亙って、的確にメニスカス
形状等を描いて十分に付着する。
ドを下地めっきを部分的に施したメタライズ層表面部分
にろう材を用いて接続した際に、下地めっきを施したメ
タライズ層表面部分からその周辺のメタライズ層表面に
広く流れ出そうとするリード接続用のろう材が、その下
地めっきを施したメタライズ層表面部分周囲のろう材に
濡れに(いメタライズが露出しているメタライズ層表面
にはじき返されて、下地めっきを施したメタライズ層表
面部分にくい止められる。そして、そのくい止められた
ろう材が、リード周囲表面とその周辺の下地めっきを施
したメタライズ層表面部分に亙って、的確にメニスカス
形状等を描いて十分に付着する。
それと共に、上記第2のリード取り付け構造においては
、上記第1のリード取り付け構造のように、めっきが付
きにくい等する流れ止め部材を、リードを接続したメタ
ライズ層表面部分周辺に備えていないので、リードとそ
れを接続したメタライズ層表面に広く防錆用の金めつき
等の表面めっきを施した場合に、流れ止め部材に邪魔さ
れずに、リードとそれを接続したメタライズ層表面に亙
って途切れのない表面めっき層か形成される。そして、
その途切れのない抵抗値の低い金めつき層等の表面めっ
き層を介して、リードがメタライズ層に接続抵抗超低(
接続される。
、上記第1のリード取り付け構造のように、めっきが付
きにくい等する流れ止め部材を、リードを接続したメタ
ライズ層表面部分周辺に備えていないので、リードとそ
れを接続したメタライズ層表面に広く防錆用の金めつき
等の表面めっきを施した場合に、流れ止め部材に邪魔さ
れずに、リードとそれを接続したメタライズ層表面に亙
って途切れのない表面めっき層か形成される。そして、
その途切れのない抵抗値の低い金めつき層等の表面めっ
き層を介して、リードがメタライズ層に接続抵抗超低(
接続される。
[実施例コ
次に、本発明の実施例を図面に従い説明する。
第1図および第2図は本発明の第1のリード取り付け構
造の好適な実施例を示し、第1図はその平面図、第2図
は第1図のA−A断面図である。
造の好適な実施例を示し、第1図はその平面図、第2図
は第1図のA−A断面図である。
以下、この図中の実施例を説明する。
図において、10は、半導体装置の半導体チップを収容
するセラミックなどからなるパッケージ本体である。
するセラミックなどからなるパッケージ本体である。
このパッケージ本体10背面には、表面積の広いタング
ステン等からなメタライズ層20を広く一体に備えてい
る。このメタライズ層20は、パッケージ本体10に備
えた内部回路(図示せず)を介して接地回路または電源
回路(図示せず)に接続されていて、グランドブレーン
または電源ブレーンを構成している。
ステン等からなメタライズ層20を広く一体に備えてい
る。このメタライズ層20は、パッケージ本体10に備
えた内部回路(図示せず)を介して接地回路または電源
回路(図示せず)に接続されていて、グランドブレーン
または電源ブレーンを構成している。
メタライズ層20表面の後述のリードを接続する部分周
辺(図では、メタライズ層20の側縁中途部)には、ろ
う材に濡れにくくそれらをはじく流れ止め部材30を、
リードを接続する部分周囲を途切れなく囲むようにコの
字状に備えている。
辺(図では、メタライズ層20の側縁中途部)には、ろ
う材に濡れにくくそれらをはじく流れ止め部材30を、
リードを接続する部分周囲を途切れなく囲むようにコの
字状に備えている。
この流れ止め部材30は、例えばアルミナ(A1.03
)層からなり、アルミナ粉末を含むペーストを、スクリ
ーン印刷等の技法を用いて、焼成前のパッケージ本体1
0形成用の例えば最下層のグリーンシート背面のメタラ
イズ層20形成用の乾燥させたメタライズペースト層表
面の所定部位にコの字状に塗布して、それらグリーンシ
ート、メタライズペースト層、アルミナ粉末を含むペー
ストを共に一体焼成することにより形成している。
)層からなり、アルミナ粉末を含むペーストを、スクリ
ーン印刷等の技法を用いて、焼成前のパッケージ本体1
0形成用の例えば最下層のグリーンシート背面のメタラ
イズ層20形成用の乾燥させたメタライズペースト層表
面の所定部位にコの字状に塗布して、それらグリーンシ
ート、メタライズペースト層、アルミナ粉末を含むペー
ストを共に一体焼成することにより形成している。
このアルミナ層などからなるめっきが付きにくい流れ止
め部材30表面を除くメタライズ層10表面には、ろう
材に濡れやすい二・ノケルめつき等の下地めっき40を
広く施している。
め部材30表面を除くメタライズ層10表面には、ろう
材に濡れやすい二・ノケルめつき等の下地めっき40を
広く施している。
流れ止め部材30内側の下地めっき40が施されたメタ
ライズ層20表面部分には、細帯状をした金属製のり−
ド50後端を、ろう材60を用いて接続している。そし
て、リード50先端を、パッケージ本体10外方に水平
に延出させている。
ライズ層20表面部分には、細帯状をした金属製のり−
ド50後端を、ろう材60を用いて接続している。そし
て、リード50先端を、パッケージ本体10外方に水平
に延出させている。
第1図および第2図に示した第1のリード取り付け構造
は、以上のように構成していて、リード50後端を、メ
タライズ層20表面の一部に接続した際に、リード接続
用のろう材60が、流れ止め部材30内側にくい止めら
れて、リード50後端周囲表面とその周辺の下地めつき
40が施されたメタライズ層20表面部分に亙って十分
に付着する。
は、以上のように構成していて、リード50後端を、メ
タライズ層20表面の一部に接続した際に、リード接続
用のろう材60が、流れ止め部材30内側にくい止めら
れて、リード50後端周囲表面とその周辺の下地めつき
40が施されたメタライズ層20表面部分に亙って十分
に付着する。
なお、上述実施例において、流れ止め部材30は、その
中途部を途切れさせたり、または第3図に示したように
、リード50を接続するメタライズ層20表面部分の両
側に縦帯状に備えたり、または第4図に示したように、
メタライズ層20表面の一部に複数本のリード50を並
べて接続する場合は、その隣合うリード50を接続する
メタライズ層20表面部分の間に横帯状に連続して備え
たりして、リード50を接続するメタライズ層20表面
部分周辺の一部に流れ止め部材30を備えずに、その一
部を解放させておいても良く、そのようにしても、ろう
材60に、溶融状態において粘性の高い接合金を用いる
ことにより、上述実施例と同様に、リード接続用のろう
材60を、上記流れ止め部材30内側にくい止めて、リ
ード50周囲表面とその周辺のニッケルめっき等の下地
めっき40が施されたメタライズ層20表面部分に亙っ
て十分に付着させることができる。
中途部を途切れさせたり、または第3図に示したように
、リード50を接続するメタライズ層20表面部分の両
側に縦帯状に備えたり、または第4図に示したように、
メタライズ層20表面の一部に複数本のリード50を並
べて接続する場合は、その隣合うリード50を接続する
メタライズ層20表面部分の間に横帯状に連続して備え
たりして、リード50を接続するメタライズ層20表面
部分周辺の一部に流れ止め部材30を備えずに、その一
部を解放させておいても良く、そのようにしても、ろう
材60に、溶融状態において粘性の高い接合金を用いる
ことにより、上述実施例と同様に、リード接続用のろう
材60を、上記流れ止め部材30内側にくい止めて、リ
ード50周囲表面とその周辺のニッケルめっき等の下地
めっき40が施されたメタライズ層20表面部分に亙っ
て十分に付着させることができる。
第5図ないし第8図は本発明の第2のリード取り付け構
造の好適な実施例を示し、詳しくは第5図および第6図
はその取り付け工程途中における平面図とそのB−B断
面図、第7図および第8図はその正面図とそのC−C断
面図である。以下、この図中の実施例を説明する。
造の好適な実施例を示し、詳しくは第5図および第6図
はその取り付け工程途中における平面図とそのB−B断
面図、第7図および第8図はその正面図とそのC−C断
面図である。以下、この図中の実施例を説明する。
図において、100は、半導体装置の半導体チップを収
容するセラミックなどからなるパッケージ本体である。
容するセラミックなどからなるパッケージ本体である。
このパッケージ本体100背面には、タングステン等か
らなる表面積の広いメタライズ層200を広く一体に備
えている。このメタライズ層200は、パッケージ本体
lOOに備えた内部回路(図示せず)を介して接地回路
または電源回路(図示せず)に接続されていて、グラン
ドブレーンまたは電源プレーンを構成している。
らなる表面積の広いメタライズ層200を広く一体に備
えている。このメタライズ層200は、パッケージ本体
lOOに備えた内部回路(図示せず)を介して接地回路
または電源回路(図示せず)に接続されていて、グラン
ドブレーンまたは電源プレーンを構成している。
メタライズ層200表面の後述のリードを接続する部分
には、ろう材に濡れやすいニッケルめっき等の下地めっ
き400を部分的に施している。
には、ろう材に濡れやすいニッケルめっき等の下地めっ
き400を部分的に施している。
この下地めっき400を上記メタライズ層200表面部
分に部分的に施すには、例えば第5図および第6図に示
したように、下地めっき400を施すメタライズ層20
0表面部分を除くメタライズ層200表面を、樹脂膜等
のマスク700で覆った後、そのマスク700で覆われ
ていないメタライズが露出しているメタライズ層200
表面部分に下地めっき400を部分的に施している。そ
して、その後、上記マスク700をメタライズ層200
表面から剥離、除去している。
分に部分的に施すには、例えば第5図および第6図に示
したように、下地めっき400を施すメタライズ層20
0表面部分を除くメタライズ層200表面を、樹脂膜等
のマスク700で覆った後、そのマスク700で覆われ
ていないメタライズが露出しているメタライズ層200
表面部分に下地めっき400を部分的に施している。そ
して、その後、上記マスク700をメタライズ層200
表面から剥離、除去している。
下地めっき400を施したメタライズ層、200表面部
分には、第7図および第8図に示したように、外部回路
接続用の金属製のリード500後端を、ろう材600を
用いて接続している。そして、リード500先端を、パ
ッケージ本体100外方に水平に延出させている。
分には、第7図および第8図に示したように、外部回路
接続用の金属製のリード500後端を、ろう材600を
用いて接続している。そして、リード500先端を、パ
ッケージ本体100外方に水平に延出させている。
第5図ないし第8図に示した第2のリード取り付け構造
は以上の構成からなり、リード500を下地めっき40
0を部分的に施したメタライズ層200表面部分に接続
した際に、下地めっき400を施したメタライズ層20
0表面部分からその周辺のメタライズ層200表面に流
れ出そうとするリード接続用のろう材600か、下地め
っき400を施したメタライズ層200表面部分周囲の
メタライズが露出しているメタライズ層200表面には
じき返されて、下地めっき400が施されたメタライズ
層200表面部分にくい止められる。
は以上の構成からなり、リード500を下地めっき40
0を部分的に施したメタライズ層200表面部分に接続
した際に、下地めっき400を施したメタライズ層20
0表面部分からその周辺のメタライズ層200表面に流
れ出そうとするリード接続用のろう材600か、下地め
っき400を施したメタライズ層200表面部分周囲の
メタライズが露出しているメタライズ層200表面には
じき返されて、下地めっき400が施されたメタライズ
層200表面部分にくい止められる。
そして、そのくい止められたろう材600が、リード5
00周囲表面とその周辺の下地めっき400が施された
メタライズ層200表面部分に亙って十分に付着する。
00周囲表面とその周辺の下地めっき400が施された
メタライズ層200表面部分に亙って十分に付着する。
それと共に、リード500とそれを接続したメタライズ
層200表面に広く防錆用の金めつき等の表面めっきを
施した際に、それらリート500とメタライズ層200
表面に亙って途切れのない表面めっきが施されて、その
金めつき等の表面めっき層を介して、リード500がメ
タライズ層200に接続抵抗値低く接続される。
層200表面に広く防錆用の金めつき等の表面めっきを
施した際に、それらリート500とメタライズ層200
表面に亙って途切れのない表面めっきが施されて、その
金めつき等の表面めっき層を介して、リード500がメ
タライズ層200に接続抵抗値低く接続される。
なお、上述第1、第2のリード取り付け構造において、
リード50,500には、その周囲にろう材に濡れやす
いニッケルめっきなとの下地めっきを施しておくのが良
く、そうすれば、リード50.500周囲表面により的
確にろう材60,600を付着させることが可能となる
。
リード50,500には、その周囲にろう材に濡れやす
いニッケルめっきなとの下地めっきを施しておくのが良
く、そうすれば、リード50.500周囲表面により的
確にろう材60,600を付着させることが可能となる
。
また、本発明は、半導体装置のパッケージ本体やボード
等の種々の表面に備えた表面積の広い帯状をしたグラン
ド回路、電源回路、信号回路用等のメタライズ層表面の
一部に、細帯状のリードをろう材を用いて接続する場合
にも利用可能であることは言うまでもない。
等の種々の表面に備えた表面積の広い帯状をしたグラン
ド回路、電源回路、信号回路用等のメタライズ層表面の
一部に、細帯状のリードをろう材を用いて接続する場合
にも利用可能であることは言うまでもない。
[発明の効果]
以上説明したように、本発明の第1、第2のリード取り
付け構造によれば、リード周囲表面とその周辺の下地め
っきを施したメタライズ層表面部分に亙って、リード接
続用のろう材を、的確にメニスカス形状等を描くように
、十分に付着させることができる。
付け構造によれば、リード周囲表面とその周辺の下地め
っきを施したメタライズ層表面部分に亙って、リード接
続用のろう材を、的確にメニスカス形状等を描くように
、十分に付着させることができる。
そして、リードを下地めっきを施した表面積の広いメタ
ライズ層表面の一部に常に安定して接続強度高(取り付
け可能となる。
ライズ層表面の一部に常に安定して接続強度高(取り付
け可能となる。
それと共に、本発明の第2のリード取り付け構造によれ
ば、めっきが付きにくい等する流れ止め部材に邪魔され
ずに、リードとそれを接続したメタライズ層表面に亙っ
て途切れのない防錆用の金めつき等の表面めっきを施す
ことができ、リードをメタライズ層に接続抵抗値低く接
続可能となる。
ば、めっきが付きにくい等する流れ止め部材に邪魔され
ずに、リードとそれを接続したメタライズ層表面に亙っ
て途切れのない防錆用の金めつき等の表面めっきを施す
ことができ、リードをメタライズ層に接続抵抗値低く接
続可能となる。
第1図は本発明の第1の半導体装置のリード取り付け構
造の平面図、第2図は第1図のA−A断面図、第3図と
第4図はそれぞれ本発明の第1の半導体装置のリード取
り付け構造の他の実施例を示す平面図、第5図は本発明
の第2の半導体装置のリード取り付け構造の途中工程を
示す平面図、第6図は第5図のB−B断面図、第7図は
本発明の第2のリード取り付け構造の平面図、第8図は
第7図のC−C断面図である。 10.100・・・バ、ケージ本体、 20.200・・・メタライズ層、 30・・・流れ止め部材、 40.400・・・下地めっき、 50.500・・・リード、 60.600・・・ろう材、 700・・・マスク。 特許出願人 新光電気工業株式会社
造の平面図、第2図は第1図のA−A断面図、第3図と
第4図はそれぞれ本発明の第1の半導体装置のリード取
り付け構造の他の実施例を示す平面図、第5図は本発明
の第2の半導体装置のリード取り付け構造の途中工程を
示す平面図、第6図は第5図のB−B断面図、第7図は
本発明の第2のリード取り付け構造の平面図、第8図は
第7図のC−C断面図である。 10.100・・・バ、ケージ本体、 20.200・・・メタライズ層、 30・・・流れ止め部材、 40.400・・・下地めっき、 50.500・・・リード、 60.600・・・ろう材、 700・・・マスク。 特許出願人 新光電気工業株式会社
Claims (1)
- 【特許請求の範囲】 1、半導体装置の表面積の広いメタライズ層表面のリー
ドを接続する部分周辺に、ろうま材に濡れにくくそれら
をはじく流れ止め部材を備えて、その流れ止め部材内側
のろう材に濡れやすい下地めっきを施したメタライズ層
表面部分に、リードをろう材を用いて接続したことを特
徴とする半導体装置のリード取り付け構造。 2、半導体装置の表面積の広いメタライズ層表面のリー
ドを接続する部分に、ろう材に濡れやすい下地めっきを
部分的に施して、その下地めっきを施したメタライズ層
表面部分に、リードをろう材を用いて接続したことを特
徴とする半導体装置のリード取り付け構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163408A JPH0456157A (ja) | 1990-06-21 | 1990-06-21 | 半導体装置のリード取り付け構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163408A JPH0456157A (ja) | 1990-06-21 | 1990-06-21 | 半導体装置のリード取り付け構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456157A true JPH0456157A (ja) | 1992-02-24 |
Family
ID=15773328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163408A Pending JPH0456157A (ja) | 1990-06-21 | 1990-06-21 | 半導体装置のリード取り付け構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456157A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3490096B2 (ja) * | 1997-08-01 | 2004-01-26 | シチズン時計株式会社 | 液晶表示パネル |
| WO2011004649A1 (ja) * | 2009-07-10 | 2011-01-13 | ミツミ電機株式会社 | アンテナ装置 |
| JP2018117057A (ja) * | 2017-01-19 | 2018-07-26 | Ngkエレクトロデバイス株式会社 | 配線基板および電子部品収納用パッケージおよび電子装置 |
-
1990
- 1990-06-21 JP JP2163408A patent/JPH0456157A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3490096B2 (ja) * | 1997-08-01 | 2004-01-26 | シチズン時計株式会社 | 液晶表示パネル |
| WO2011004649A1 (ja) * | 2009-07-10 | 2011-01-13 | ミツミ電機株式会社 | アンテナ装置 |
| US8872726B2 (en) | 2009-07-10 | 2014-10-28 | Mitsumi Electric Co., Ltd. | Antenna device |
| JP2018117057A (ja) * | 2017-01-19 | 2018-07-26 | Ngkエレクトロデバイス株式会社 | 配線基板および電子部品収納用パッケージおよび電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522620B1 (ko) | 반도체장치 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US4995551A (en) | Bonding electrical leads to pads on electrical components | |
| JP3114926B2 (ja) | 配線基板のメッキ用マスキング方法 | |
| US5482735A (en) | Method for making multi-layer ceramic packages | |
| JPH0150108B2 (ja) | ||
| JP2012084795A (ja) | 実装部品仮固定用接着剤の供給方法、半導体装置の製造方法、部品実装用基板および半導体装置 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JPH0362542A (ja) | 半導体装置及びその製造方法 | |
| JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
| JPH1074859A (ja) | Qfn半導体パッケージ | |
| JPH02102563A (ja) | 半導体装置とその製法 | |
| JP2642175B2 (ja) | 基板に対する電子部品の半田付け実装方法 | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH0525241Y2 (ja) | ||
| JPH07297224A (ja) | 半導体装置 | |
| JP2002026218A (ja) | 配線基板の製造方法 | |
| JPS6276744A (ja) | 集積回路用容器 | |
| JPH07142665A (ja) | リード付電子部品 | |
| JPS62185348A (ja) | チツプ部品の接着方法 | |
| JPH058976U (ja) | 素子実装用ターミナル部品 | |
| JPH0555414A (ja) | 微細部分コーテイング法 | |
| JPH10247777A (ja) | 電子部品の実装構造 | |
| JPH0823162A (ja) | 半導体装置の回路基板への接合方法 |