JPH0457021B2 - - Google Patents
Info
- Publication number
- JPH0457021B2 JPH0457021B2 JP60260255A JP26025585A JPH0457021B2 JP H0457021 B2 JPH0457021 B2 JP H0457021B2 JP 60260255 A JP60260255 A JP 60260255A JP 26025585 A JP26025585 A JP 26025585A JP H0457021 B2 JPH0457021 B2 JP H0457021B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- fetch
- operand
- machine language
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
〔概要〕
複数個の用途別のレジスタからなる機械語命令
格納用のレジスタを有し、フエツチした機械語命
令の各部をそれぞれ前記用途別のレジスタに格納
して処理するマイクロプログラム方式の情報処理
装置においては、従来、機械語命令のフエツチに
際して、そのオペコードを解読して、フエツチデ
ータをいずれのレジスタに格納すべきかを判定し
て処理しているため、その判定結果が得られる迄
の間に次のフエツチタイミングが来た場合には、
該フエツチタイミングから更に次のフエツチタイ
ミング迄の間は無為に時間を過すこととなると言
う問題点があつた。 本発明は上記問題点を解決するため、機械語命
令のフエツチに際し、フエツチデータを前記複数
個の用途別のレジスタの内のいずれのレジスタに
格納すべきかの判定結果が得られる前にフエツチ
タイミングが来たとき、複数個の用途別のレジス
タの内の該フエツチデータを格納する可能性のあ
る複数個のレジスタに同時に格納することによつ
て、無駄な時間を生ずることが無く、そのため処
理速度を高めることの出来る制御方法を開示して
いる。 〔産業上の利用分野〕 本発明はマイクロプログラム方式の情報処理装
置における、機械語命令の実行に係る前処理の制
御に関するものであつて、特に機械語命令のオペ
コード以外の各部を所定のフエツチレジスタに格
納する際の制御に係る。 〔従来の技術〕 複数個の用途別のレジスタからなる機械語命令
格納用のレジスタを有し、フエツチした機械語命
令の各部をそれぞれ前記用途別のレジスタに格納
して処理するマイクロプログラム方式の情報処理
装置においては、従来、機械語命令を実行する場
合、まず、該機械語命令のオペコードをフエツチ
して解読した上、その結果に応じて、該オペコー
ドに続く他の部位をそれぞれ所定のフエツチレジ
スタに格納している。 このときの、マイクロ命令の動作について更に
説明すると、マイクロ命令は機械語命令のオペコ
ードのフエツチを行ない、該オペコードを、オペ
コード解読用のフエツチレジスタに格納して解読
する。そして、その結果に応じて該機械語命令の
オペコード以降の部分（オペランドの一部）のフ
エツチを行ない該当する用途を有するフエツチレ
ジスタに格納する。このような動作を繰り返し
て、一つの機械語命令についての総ての部分のフ
エツチが終了するまで処理を継続する。この間
に、既にフエツチを終了した部分についての処理
（例えばアドレス計算）が行なわれる場合もある。 第２図は機械語命令の形式の例を示す図で、(a)
は命令Ａの形式を、(b)は命令Ｂの形式を示してお
り、１はオペコード、２は第１オペランド、３は
第２オペランドを表わしている。そして命令Ａの
オペコードをOP−Ａ、命令ＢのオペコードをOP
−Ｂとして表しており、第１オペランドは命令Ａ
がR1、命令ＢがＢ×Ｄ、第２オペランドは命令
ＡがR2、命令ＢがR1であることを示している。 第３図は命令フエツチレジスタの例を示す図
で、４〜７はそれぞれフエツチレジスタであつ
て、４はFR０、５はFR１、６はFR２、７はFR
３を表わしている。各フエツチレジスタはそれぞ
れ第１表に示す機能あるいは用途を有している。 上記、命令Ａあるいは命令Ｂを第３図に示す様
な命令フエツチレジスタを用いて処理する場
格納用のレジスタを有し、フエツチした機械語命
令の各部をそれぞれ前記用途別のレジスタに格納
して処理するマイクロプログラム方式の情報処理
装置においては、従来、機械語命令のフエツチに
際して、そのオペコードを解読して、フエツチデ
ータをいずれのレジスタに格納すべきかを判定し
て処理しているため、その判定結果が得られる迄
の間に次のフエツチタイミングが来た場合には、
該フエツチタイミングから更に次のフエツチタイ
ミング迄の間は無為に時間を過すこととなると言
う問題点があつた。 本発明は上記問題点を解決するため、機械語命
令のフエツチに際し、フエツチデータを前記複数
個の用途別のレジスタの内のいずれのレジスタに
格納すべきかの判定結果が得られる前にフエツチ
タイミングが来たとき、複数個の用途別のレジス
タの内の該フエツチデータを格納する可能性のあ
る複数個のレジスタに同時に格納することによつ
て、無駄な時間を生ずることが無く、そのため処
理速度を高めることの出来る制御方法を開示して
いる。 〔産業上の利用分野〕 本発明はマイクロプログラム方式の情報処理装
置における、機械語命令の実行に係る前処理の制
御に関するものであつて、特に機械語命令のオペ
コード以外の各部を所定のフエツチレジスタに格
納する際の制御に係る。 〔従来の技術〕 複数個の用途別のレジスタからなる機械語命令
格納用のレジスタを有し、フエツチした機械語命
令の各部をそれぞれ前記用途別のレジスタに格納
して処理するマイクロプログラム方式の情報処理
装置においては、従来、機械語命令を実行する場
合、まず、該機械語命令のオペコードをフエツチ
して解読した上、その結果に応じて、該オペコー
ドに続く他の部位をそれぞれ所定のフエツチレジ
スタに格納している。 このときの、マイクロ命令の動作について更に
説明すると、マイクロ命令は機械語命令のオペコ
ードのフエツチを行ない、該オペコードを、オペ
コード解読用のフエツチレジスタに格納して解読
する。そして、その結果に応じて該機械語命令の
オペコード以降の部分（オペランドの一部）のフ
エツチを行ない該当する用途を有するフエツチレ
ジスタに格納する。このような動作を繰り返し
て、一つの機械語命令についての総ての部分のフ
エツチが終了するまで処理を継続する。この間
に、既にフエツチを終了した部分についての処理
（例えばアドレス計算）が行なわれる場合もある。 第２図は機械語命令の形式の例を示す図で、(a)
は命令Ａの形式を、(b)は命令Ｂの形式を示してお
り、１はオペコード、２は第１オペランド、３は
第２オペランドを表わしている。そして命令Ａの
オペコードをOP−Ａ、命令ＢのオペコードをOP
−Ｂとして表しており、第１オペランドは命令Ａ
がR1、命令ＢがＢ×Ｄ、第２オペランドは命令
ＡがR2、命令ＢがR1であることを示している。 第３図は命令フエツチレジスタの例を示す図
で、４〜７はそれぞれフエツチレジスタであつ
て、４はFR０、５はFR１、６はFR２、７はFR
３を表わしている。各フエツチレジスタはそれぞ
れ第１表に示す機能あるいは用途を有している。 上記、命令Ａあるいは命令Ｂを第３図に示す様
な命令フエツチレジスタを用いて処理する場
上述したように、従来の方式においては、機械
語命令の第１オペランドを所定のレジスタにフエ
ツチするには、それまでにオペコードの解読を完
了していて、どのフエツチレジスタに格納するか
をマイクロ命令によつて指示する必要がある。 第４図は機械語命令のフエツチに係る従来の制
御を示すタイムチヤートであつて、ａは命令Ａの
場合を、ｂは命令Ｂの場合を示しており、８はフ
エツチタイミング、９はフエツチ動作、１０〜１
３はそれぞれのフエツチレジスタ（FR０〜FR
３）にデータが格納されるタイミング、１４はマ
イクロ命令の動作を表わしている。 第４図ａにおいて、タイミングにおいて、オ
ペコードOP−Ａがフエツチされ、マイクロ命令
によりFR０に格納され、これが、タイミング
においてデコードされ、その結果を見て、タイミ
ングで第１オペランドからフエツチしたデータ
（R1）をFR３に格納する。更にタイミングの
とき、第２オペランドのデータ（R2）をフエツ
チして、これをFR２に格納している。 第４図ｂに示す命令Ｂの場合については、オペ
ランドの内容が命令Ａの場合と異なるため、それ
らを格納するフエツチレジスタが異なるが、その
タイミングについての条件は前記第４図ａの場合
と全く同様である。 第４図ａおよびｂによつて、明らかなように、
タイミングにおいては、マイクロ命令が、タイ
ミングでフエツチしたオペコードのデコードを
行なつており、その結果が得られて、オペランド
の内容が何であるかが判明し、該当するフエツチ
レジスタに格納出来るようになるのはタイミング
以降であるから、タイミングではフエツチ動
作を行なうことが出来ない。このことは、機械語
命令各部のフエツチを効率良く迅速に行なうと言
う観点から見れば、大きな時間的損失を生じてい
るものであつて、機械語命令実行に係る処理速度
を低下せしめる１要因となるものである。 本発明はこのような従来の問題点を解決して、
機械語命令のオペランド部のフエツチに際し時間
的損失を生ずることの無い制御方法を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 上記目的は本発明によれば、前記特許請求の範
囲に記載のとおり、オペコード部と少なくとも１
つのオペランド部とからなる機械語命令の各部を
順次フエツチして、それぞれ用途別のレジスタに
格納して処理するマイクロプログラム方式の情報
処理装置において、機械語命令のフエツチに際
し、第１オペランドのフエツチタイミングが来た
とき、フエツチデータを前記用途別のレジスタの
内のいずれのレジスタに格納すべきかを判定する
オペコードの解読結果が得られる以前に、前記用
途別のレジスタの内の、当該フエツチデータを当
該命令形式においてはそのいずれかに格納するこ
とが定まつている複数個のレジスタに、同時に格
納するように制御する機械語命令前処理方法によ
り達成される。 〔実施例〕 第１図は本発明の１実施例の機械語命令のフエ
ツチに係る制御をタイムチヤートであつて、ａは
前述した命令Ａの場合を、またｂは命令Ｂの場合
を示しており、８〜１４はそれぞれ第４図の場合
と同様である。 第１図ａを用いて、命令Ａの場合について説明
すると、該命令Ａは第２図ａに示したように第１
オペランドがR1第２オペランドがR2である。そ
して、第１オペランドがR1であると言うことは、
オペコード（OP−Ａ）を解読するまで分からな
い。一方、この形式の命令では第１オペランドは
R1あるいはＢ×Ｄに限られている。すでに第３
図によつて説明したようにR1ははフエツチレジ
スタFR３にＢ×ＤはフエツチレジスタFR１に格
納されるべきものである。 従つて、本実施例においては、第１図ａに見ら
れるようにOP−Ａをフエツチしたあとすぐ第１
オペランドをフエツチして、これをフエツチレジ
スタFR１とFR３に同時に格納してしまう。 次に、第２オペランドをフエツチしたときには
既にオペコードの解読が終了していて、それが
R2であることが分つているので、これをフエツ
チレジスタFR２に格納する。 このような制御によつて従来のような、フエツ
チ動作についての空白時間を生ずることがなくな
るから処理速度が向上する。 第２図ｂの命令Ｂについても同様であり、この
場合は、まずフエツチした第１オペランドのデー
タを、やはり、フエツチレジスタFR１とFR３に
同時に格納する。そして、第２オペランドをフエ
ツチしたときには、すでにオペコードの解読が終
了していて、これがR1であることが分つている
ので、これをフエツチレジスタFR３に格納する。 このような制御の結果命令Ｂの第１オペランド
のＢ×ＤがフエツチレジスタFR１に、第２オペ
ランドのR1がフエツチレジスタFR３に格納され
る。 上記各実施例では、第１オペランドを格納すべ
きフエツチレジスタがFR１またはFR３に限られ
る場合について説明しているが、どのレジスタを
用うるかが全く分らない場合には第１オペランド
をフエツチしたときオペコードを格納するための
フエツチレジスタFR０以外の他の全部のレジス
タに同時に格納すれば良い。 〔発明の効果〕 以上詳細に説明したように本発明の方法によれ
ば、従来より、命令フエツチ動作が１サイクル速
く終了する。或る機械語命令の従来の実行時間が
命令フエツチを含めて、５サイクルかかるもので
あつたとき、これを本発明の制御方式を採ること
によつて、４サイクルに短縮することが出来るか
ら20％の速度向上が期待出来る。 本発明は、マイクロプログラム方式を採り、マ
イクロ命令サイクルが命令フエツチサイクルより
速くない情報処理装置の場合特に効果が大きい。
語命令の第１オペランドを所定のレジスタにフエ
ツチするには、それまでにオペコードの解読を完
了していて、どのフエツチレジスタに格納するか
をマイクロ命令によつて指示する必要がある。 第４図は機械語命令のフエツチに係る従来の制
御を示すタイムチヤートであつて、ａは命令Ａの
場合を、ｂは命令Ｂの場合を示しており、８はフ
エツチタイミング、９はフエツチ動作、１０〜１
３はそれぞれのフエツチレジスタ（FR０〜FR
３）にデータが格納されるタイミング、１４はマ
イクロ命令の動作を表わしている。 第４図ａにおいて、タイミングにおいて、オ
ペコードOP−Ａがフエツチされ、マイクロ命令
によりFR０に格納され、これが、タイミング
においてデコードされ、その結果を見て、タイミ
ングで第１オペランドからフエツチしたデータ
（R1）をFR３に格納する。更にタイミングの
とき、第２オペランドのデータ（R2）をフエツ
チして、これをFR２に格納している。 第４図ｂに示す命令Ｂの場合については、オペ
ランドの内容が命令Ａの場合と異なるため、それ
らを格納するフエツチレジスタが異なるが、その
タイミングについての条件は前記第４図ａの場合
と全く同様である。 第４図ａおよびｂによつて、明らかなように、
タイミングにおいては、マイクロ命令が、タイ
ミングでフエツチしたオペコードのデコードを
行なつており、その結果が得られて、オペランド
の内容が何であるかが判明し、該当するフエツチ
レジスタに格納出来るようになるのはタイミング
以降であるから、タイミングではフエツチ動
作を行なうことが出来ない。このことは、機械語
命令各部のフエツチを効率良く迅速に行なうと言
う観点から見れば、大きな時間的損失を生じてい
るものであつて、機械語命令実行に係る処理速度
を低下せしめる１要因となるものである。 本発明はこのような従来の問題点を解決して、
機械語命令のオペランド部のフエツチに際し時間
的損失を生ずることの無い制御方法を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 上記目的は本発明によれば、前記特許請求の範
囲に記載のとおり、オペコード部と少なくとも１
つのオペランド部とからなる機械語命令の各部を
順次フエツチして、それぞれ用途別のレジスタに
格納して処理するマイクロプログラム方式の情報
処理装置において、機械語命令のフエツチに際
し、第１オペランドのフエツチタイミングが来た
とき、フエツチデータを前記用途別のレジスタの
内のいずれのレジスタに格納すべきかを判定する
オペコードの解読結果が得られる以前に、前記用
途別のレジスタの内の、当該フエツチデータを当
該命令形式においてはそのいずれかに格納するこ
とが定まつている複数個のレジスタに、同時に格
納するように制御する機械語命令前処理方法によ
り達成される。 〔実施例〕 第１図は本発明の１実施例の機械語命令のフエ
ツチに係る制御をタイムチヤートであつて、ａは
前述した命令Ａの場合を、またｂは命令Ｂの場合
を示しており、８〜１４はそれぞれ第４図の場合
と同様である。 第１図ａを用いて、命令Ａの場合について説明
すると、該命令Ａは第２図ａに示したように第１
オペランドがR1第２オペランドがR2である。そ
して、第１オペランドがR1であると言うことは、
オペコード（OP−Ａ）を解読するまで分からな
い。一方、この形式の命令では第１オペランドは
R1あるいはＢ×Ｄに限られている。すでに第３
図によつて説明したようにR1ははフエツチレジ
スタFR３にＢ×ＤはフエツチレジスタFR１に格
納されるべきものである。 従つて、本実施例においては、第１図ａに見ら
れるようにOP−Ａをフエツチしたあとすぐ第１
オペランドをフエツチして、これをフエツチレジ
スタFR１とFR３に同時に格納してしまう。 次に、第２オペランドをフエツチしたときには
既にオペコードの解読が終了していて、それが
R2であることが分つているので、これをフエツ
チレジスタFR２に格納する。 このような制御によつて従来のような、フエツ
チ動作についての空白時間を生ずることがなくな
るから処理速度が向上する。 第２図ｂの命令Ｂについても同様であり、この
場合は、まずフエツチした第１オペランドのデー
タを、やはり、フエツチレジスタFR１とFR３に
同時に格納する。そして、第２オペランドをフエ
ツチしたときには、すでにオペコードの解読が終
了していて、これがR1であることが分つている
ので、これをフエツチレジスタFR３に格納する。 このような制御の結果命令Ｂの第１オペランド
のＢ×ＤがフエツチレジスタFR１に、第２オペ
ランドのR1がフエツチレジスタFR３に格納され
る。 上記各実施例では、第１オペランドを格納すべ
きフエツチレジスタがFR１またはFR３に限られ
る場合について説明しているが、どのレジスタを
用うるかが全く分らない場合には第１オペランド
をフエツチしたときオペコードを格納するための
フエツチレジスタFR０以外の他の全部のレジス
タに同時に格納すれば良い。 〔発明の効果〕 以上詳細に説明したように本発明の方法によれ
ば、従来より、命令フエツチ動作が１サイクル速
く終了する。或る機械語命令の従来の実行時間が
命令フエツチを含めて、５サイクルかかるもので
あつたとき、これを本発明の制御方式を採ること
によつて、４サイクルに短縮することが出来るか
ら20％の速度向上が期待出来る。 本発明は、マイクロプログラム方式を採り、マ
イクロ命令サイクルが命令フエツチサイクルより
速くない情報処理装置の場合特に効果が大きい。
第１図は本発明の１実施例の機械語命令のフエ
ツチに係る制御を示すタイムチヤート、第２図は
機械語命令の形式の例を示す図、第３図は命令フ
エツチレジスタの例を示す図、第４図は機械語命
令のフエツチに係る従来の制御を示すタイムチヤ
ートである。 １…オペコード、２…第１オペランド、３…第
２オペランド、４〜７…フエツチレジスタ、８…
フエツチタイミング、９…フエツチ動作、１０〜
１３…フエツチレジスタにデータが格納されるタ
イミング、１４…マイクロ命令の動作。
ツチに係る制御を示すタイムチヤート、第２図は
機械語命令の形式の例を示す図、第３図は命令フ
エツチレジスタの例を示す図、第４図は機械語命
令のフエツチに係る従来の制御を示すタイムチヤ
ートである。 １…オペコード、２…第１オペランド、３…第
２オペランド、４〜７…フエツチレジスタ、８…
フエツチタイミング、９…フエツチ動作、１０〜
１３…フエツチレジスタにデータが格納されるタ
イミング、１４…マイクロ命令の動作。
Claims (1)
- 【特許請求の範囲】 １ オペコード部と少なくとも１つのオペランド
部とからなる機械語命令の各部を順次フエツチし
て、それぞれ用途別のレジスタに格納して処理す
るマイクロプログラム方式の情報処理装置におい
て、 機械語命令のフエツチに際し、第１オペランド
のフエツチタイミングが来たとき、フエツチデー
タを前記用途別のレジスタの内のいずれのレジス
タに格納すべきかを判定するオペコードの解読結
果が得られる以前に、前記用途別のレジスタの内
の、当該フエツチデータを当該命令形式において
はそのいずれかに格納することが定まつている複
数個のレジスタに、同時に格納することを特徴と
する機械語命令前処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26025585A JPS62119640A (ja) | 1985-11-20 | 1985-11-20 | 機械語命令前処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26025585A JPS62119640A (ja) | 1985-11-20 | 1985-11-20 | 機械語命令前処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119640A JPS62119640A (ja) | 1987-05-30 |
| JPH0457021B2 true JPH0457021B2 (ja) | 1992-09-10 |
Family
ID=17345503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26025585A Granted JPS62119640A (ja) | 1985-11-20 | 1985-11-20 | 機械語命令前処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119640A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150140U (ja) * | 1982-03-31 | 1983-10-07 | 株式会社日立製作所 | 演算処理装置 |
| JPS60168237A (ja) * | 1984-02-10 | 1985-08-31 | Mitsubishi Electric Corp | 演算装置 |
-
1985
- 1985-11-20 JP JP26025585A patent/JPS62119640A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62119640A (ja) | 1987-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61109147A (ja) | 命令フェッチ及び実行制御方法 | |
| US4388682A (en) | Microprogrammable instruction translator | |
| JPH056894B2 (ja) | ||
| JPS645330B2 (ja) | ||
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| US5165026A (en) | Programmable controller in which fetching of operand data and fetching of operand addresses are simultaneously performed | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6212529B2 (ja) | ||
| JPH0457021B2 (ja) | ||
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JPH0353322A (ja) | 情報処理装置 | |
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPS63303432A (ja) | 分岐ヒストリテーブル書込制御方式 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPH0740226B2 (ja) | 分岐命令制御方式 | |
| JPS62219128A (ja) | デ−タ処理装置 | |
| JPH0424731B2 (ja) | ||
| JPS6042983B2 (ja) | 命令制御方式 | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPH0575130B2 (ja) | ||
| JPH0218732B2 (ja) | ||
| JPS6028014B2 (ja) | マイクロプロセツサ |