JPH0457507A - ディジタルフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は桁落ちが生してもディジタル的に分割して補正
することにより、桁落ちの影響を受けにくい高精度なデ
ィジタルフィルタに関するものである。

従来の技術 ディジタルフィルタでは通常乗算、加算、累算処理など
を行なうことによりフィルタリング特性を実現している
。演算処理で生しる丸め誤差や打ち切り誤差などの影響
をできるだけ少なくして高精度のディジタルフィルタを
実現するには、これらの演算処理を高精度に行なわなけ
ればならず、そのため扱うデータのビット数を多くとっ
ている。

しかしながら、ディジタルフィルタの出力データを受は
取る装置は必ずしもディジタルフィルタの出カビ、ト数
と同しかそれ以上のビット数を持つていることは少なく
、出力を受は取る装置のビット数がディジタルフィルタ
の出力ビツト数より少ないときには、ディジタルフィル
タの下位側のビット出力が桁落ちして出力されることに
なる。

第７図に従来のディジタルフィルタのブロック図を示す
。ｌはディジタルデータが入力される入力端子であり、
２は累算処理を行なう累算器であり、遅延要素３．加算
手段４からなり、３は１サンプル遅延（Ｚ））である。

５は累算結果に定数を乗算する乗算手段であり、ディジ
タルフィルタの積分項の特性を決定している。６は入力
データに定数を乗算する乗算手段であり、ディジタルフ
ィルタの比例項の特性を決定している。７は加算手段で
あり、乗算手段５．６の出力を加算し、出力端子８より
フィルタの出力データを出力する。

以上のように構成されたディジタルフィルタの特性を伝
達関数で表すと（１）式となる。

ここでＫ１．に２は乗算手段６，５によりそれぞれ乗算
される定数である。第８図は（１）式で表されるディジ
タルフィルタの周波数特性を表したものであり、（１）
弐の第１項が比例特性を、第２項が積分特性を表してい
る。

以上のように構成されたディジタルフィルタの動作につ
いて説明する。

まず、入出力データは８ピントとする。乗算手段６の定
数を１とし、乗算手段５の定数を２４１とすると、乗算
手段６による出力は定数に１が１であるのでビット落ち
することなく出力される。しかし、乗算手段５の定数に
２は２モであるので乗算結果は累算器２の上限を８ビツ
トとすると乗算手段５の出力は２４〜２モとなり、加算
手段７の出力は２７〜２４となる。出力データが８ピン
トであるので、下位３ビツトは桁落ちとして処理される
。

したがって、ディジタルフィルタの出力をより高精度に
するには、桁落ちしたビット出力を出力データに用いな
ければならない。

発明が解決しようとする課題 しかしながら上記のような構成では、出力データのビッ
ト数以下のデータ（下位３ビツトのブタ）については桁
落ちとして処理されるので、ディジタルフィルタの精度
が悪くなるという課題があった。

課題を解決するための手段 上記課題を解決するために本発明のディジタルフィルタ
は入力ディジタルデータを累算する累算手段と、累算手
段の出力データに第１の定数を乗算する第１の乗算手段
と、前記入力ディジタルデータに第２の定数を乗算する
第２の乗算手段と、前記第１の乗算手段の出力データと
前記第２の乗算手段の出力データとを加算する第１の加
算手段と、前記第１の加算手段の出力データを所定のビ
ン（−数で出力する出力手段と、前記第１の加算手段の
出力データから所定のビット数を越えるビットの桁落ち
成分を検出する桁落ち検出手段と、前記桁落ち検出手段
の出力により複数の補正値を算出する補正値算出手段と
、前記複数の補正値を平均値が略桁落ち成分に等しくな
るように時分割するスイッチング手段と、前記出力手段
の出力データと前記スイッチング手段により時分割され
た補正値とを加算する第２の加算手段を具備したことを
特徴とするものである。

また、本発明のディジタルフィルタは入力ディジタルデ
ータを累算する累算手段と、累算手段の出力データに第
１の定数を乗算する第１の乗算手段と、前記入力ディジ
タルデータに第２の定数を乗算する第２の乗算手段と、
前記第１の乗算手段の出力データを前記第２の乗算手段
の出力データの桁数に桁合わせを行なう桁合わせ手段と
、前記桁合わせ手段の出力と前記第２の乗算手段の出力
とを加算する第１の加算手段と、前記桁合わせ手段の桁
合わせ処理より桁落ち成分を検出する桁落ち検出手段と
、前記桁落ち検出手段の出力により複数の補正値を算出
する補正値算出手段と、前記複数の補正値を平均値が時
桁落ち成分に等しくなるように時分割するスイッチング
手段と、前記第１の加算手段の出力データと前記スイッ
チング手段により時分割された補正値とを加算する第２
の加算手段と、前記第２の加算手段の出力データを出力
する出力手段とを具備したことを特徴とするものである
。

作用 本発明は上記した構成によって、ディジタルフィルタで
生じたビット落ちデータを時分割して出力することによ
り、ビット落ちデータに略等しい値を出力することがで
き、ディジタルフィルタの精度を落とすことなく動作さ
せることができる。

実施例 以下、本発明の一実施例のディジタルフィルタについて
図面を参照しながら説明する。

第１図は本発明の第１の実施例を示したディジタルフィ
ルタのブロンク図であり、第７図に示す構成要素と同一
の構成要素には同一の符号を付してその説明を省略する
。

第１図において、９は加算手段７のディジタル出力を所
定のビット数で出力する出力手段であり、１０は出力手
段９と加算手段７の出力が入力され、その入力データよ
り桁落ち成分を検出する桁落ち検出手段である。１１は
桁落ち検出手段１０の出力データより補正値を算出する
補正値算出手段であり、１２は補正値算出手段１１の出
力データを平均値が時桁落ちデータに等しくなるように
時分割するスイッチング手段である。１３は出力手段９
とスイッチング手段１２の出力データを加算する加算手
段であり、８は出力端子である。

第２図は出力手段９２桁落ち検出手段１０．補正値算出
手段１１はソフトウェアにより実現する場合のフローチ
ャートである。

処理ブロック１０１において、加算手段７の出力データ
Ｎを出力端子８から出力するピント数（８ビツト）に制
限する。加算手段７の出力データを１１ビツト（２７〜
２４）とすると、処理ブロック１０１の処理により２７
〜２０の８ビ、トのデータＰとなる。したがって、２゛
】〜２モまでの３ビツトのデータが桁落ちデータとなる
。

次に、処理ブロック１０２において、加算手段７の出力
データＮから８ビツトに出力制限されたデータＰを８倍
（２３倍）したデータを減算することにより、桁落ちし
たデータＱを求めることができる。

処理ブロック１０３において、桁落ちしたデータＱを時
分割する回数で５倍し、さらに８で除した値が補正すべ
き値Ｒとなる。

次に、第３図はスイッチング手段１２の動作をソフトウ
ェアにより実現する場合のフローチャトである。

処理ブロック２０１において時分割する回数Ｓと補正す
べき値Ｒをそれぞれｎ、ｍに格納する。

判別ブロック２０２において補正すべき値が０　でなけ
れば処理ブロック２０３の処理を行なう。処理ブロック
２０３では、ｍをデクリメントすると共に出力データＰ
に補正値゛１゛を加算した値Ｙを出力端子８より出力す
る。ここで、補正値は１゛と０゛にしている。したがっ
て、補正すべき値Ｒだけ１′を加算するようにすれば、
桁落ちにより生した値を補正することができる。

判別ブロック２０２においてｍが“０°であれば処理ブ
ロック２０４が行なわれ、出力データＰに補正値°０゛
を加算した値Ｙを出力端子８より出力する。

処理ブロック２０５ではｎをデクリメントし、判別ブロ
ック２０６においてｎが“０゛かどうかの判断を行なう
、ｎが°０′でなければ時分割の１サイクルが終了して
いないので判別ブロック２０２の処理を行なう。ｎが“
０゛であれば、時分割の１サイクルの処理が終了したこ
とになる。

次に、第４図はディジタルフィルタの動作を説明するた
めのタイムチャートであり、信号波形ａは加算手段７の
出力データであり、信号波形すは出力手段９の出力であ
り、小数点以下の値が桁落ちしている。信号波形Ｃはス
イッチング手段１２の出力波形であり、信号波形ｄは加
算手段１３の出力波形であり、出力手段９とスイッチン
グ手段１２すなわち信号波形すとＣを加算した波形であ
る。

時刻ｔＬｔ３．ｔ５においてそれぞれ加算手段７から出
力されるデータが変化すると、変化した時点において出
力手段９１桁落ち検出手段１０補正値算出手段１１によ
り処理が行なわれ、その結果に基づいてスイッチング手
段が補正データを出力する。また、スイッチング手段１
２は第３図のフローチャートにしたがって処理を行なう
。

時刻ｔ１において加算手段７の出力データが［００００
１０１０，１００］とすると、出力手段９の出力Ｐは整
数部の［００００１０１０］となる。桁落ち検出手段１
０の出力は［１００］となり、補正すべき値はスイッチ
ングの時分割の回数Ｓが８であるので桁落ち検出手段１
０の出力にＳを掛け、８で除すると補正すべき値Ｒは［
１００３になる。よって、スイッチング手段１２は時刻
ｔ２、すなわち時分割の４サンプルまで補正値としてｌ
゛を出力する。それ以陣は時刻ｔ３まで補正値として′
０°を出力するので、スイッチング１周期としての出力
は平均すると０．５”となり桁落ちしたデータと等しく
なるので、高精度な出力を得ることができる。

次に、時刻ｔ３において、加算手段７から出力されるデ
ータが［００００１０１１，０１０＋の時も同様に、出
力手段９の出力は［００００１０１１１、桁落ち検出手
段ｌＯの出力は（０１０）となるので、補正すべき値Ｒ
は［０１０］となる。したがって、スイッチング手段１
２は時刻ｔ４すなわち時分割の２サンプルまで補正値と
して°１′を出力する。

時刻ｔ５においても同様の処理が行なわれ、スイッチン
グ手段１２は時刻ｔ６まで補正値として”１°を出力す
る。

以上のように、時分割動作を行なって出力データを補正
することにより、スイッチングの１サイクルの平均値と
して桁落ちしたデータを出力することができ、高精度な
ディジタルフィルタを構成することができる。

本実施例の説明においては、出力手段２桁落ち検出手段
、補正値算出手段、スイッチング手段をソフトウェアで
実現する場合について説明したが、ハードウェアで構成
しても何ら差しつかえなく、また、ハードウェアとソフ
トウェアの合成で構成しても良い。

次に、本発明の第２の実施例のディジタルフィルタにつ
いて図面を参照しながら説明する。

第５図は本発明の第２の実施例を示したディジタルフィ
ルタのブロック図であり、第１図に示す第１の実施例の
構成要素と同一の構成要素には同一の符号を付してその
説明を省略する。

第５図は第１図と次の点で異なっている。乗算手段５の
出力は乗算手段６の出力との桁合わせを行なう桁合わせ
手段１４に入力され、加算手段７は桁合わせ手段１４と
乗算手段６の出力を加算する０桁落ち検出手段１０には
乗算手段５と桁合わせ手段１４の出力が入力される。加
算手段１３は加算手段マとスイッチング手段１２の出力
を加算する。

次に、積分補償フィルタを構成する場合、伝達関数は上
述した（１）式で表される。このとき、フィルタの特性
を決定する乗算器５．６の係数に２゜Ｋ１は、積分項（
累積項）の係数に２が比例項の係数に１より小さくなる
。したがって、乗算手段５の出力が乗算手段６の出力よ
り小さくなり桁落ちを生じることになる。

第６図は乗算手段５，６のビットの重み付けを示す図で
ある。

ａは乗算手段６の出力、ｂは乗算手段５の出力、Ｃは出
力ａ、ｂの合成出力を表している。ここでは第１の実施
例と同し係数の場合について説明する。出力ａは２７〜
２０であり、出力すは２４〜２侶である。ここで桁合わ
せが行なわれると、乗算手段５の出力すの下位３ビツト
が桁落ちする。

したがって、加算手段７の出力はＣの上位８ビツトであ
る２７〜２０となり、下位３ビツトが桁落ちし、無視さ
れることになる。

桁合わせにより生じた桁落ちを桁落ち検出手段１０によ
り検出し、第１の実施例と同様の補正を行なうことによ
り積分項での桁落ちを補正することができ、高精度なデ
ィジタルフィルタを構成することができる。このことに
より、正確な積分補償を行なうことができる。

発明の効果 以上のように本発明は、入力ディジタルデータを累算す
る累算手段と、累算手段の出力データに第１の定数を乗
算する第１の乗算手段と、前記入力ディジタルデータに
第２の定数を乗算する第２の乗算手段と、前記第１の乗
算手段の出力データと前記第２の乗算手段の出力データ
とを加算する第１の加算手段と、前記第１の加算手段の
出力データを所定のビット数で出力する出力手段と、前
記第１の加算手段の出力データから所定のどノド数を越
えるビットの桁落ち成分を検出する桁落ち検出手段と、
前記桁落ち検出手段の出力により複数の補正値を算出す
る補正値算出手段と、前記複数の補正値を平均値が時桁
落ち成分に等しくなるように時分割するスイッチング手
段と、前記出力手段の出力データと前記スイッチング手
段により時分割された補正値とを加算する第２の加算手
段とを具備することにより、出力時に生しる桁落ちデー
タを時分割して出力することにより、ビット落ちデータ
に略等しい値を出力することができ、ディジタルフィル
タの精度を落とすことなく動作させることができる。

また、入力ディジタルデータを累算する累算手段と、累
算手段の出力データに第１の定数を乗算する第１の乗算
手段と、前記入力ディジタルデータに第２の定数を乗算
する第２の乗算手段と、前記第１の乗算手段の出力デー
タを前記第２の乗算手段の出力データの桁数に桁合わせ
を行なう桁合わせ手段と、前記桁合わせ手段の出力と前
記第２の乗算手段の出力とを加算する第１の加算手段と
、前記桁合わせ手段の桁合わせ処理より桁落ち成分を検
出する桁落ち検出手段と、前記桁落ち検出手段の出力に
より複数の補正値を算出する補正値算出手段と、前記複
数の補正値を平均値が時桁落ち成分に等しくなるように
時分割するスイッチング手段と、前記第１の加算手段の
出力データと前記スイッチング手段により時分割された
補正値とを加算する第２の加算手段と、前記第２の加算
手段の出力データを出力する出力手段とを具備すること
により、桁合わせにより生した桁落ち成分を検出して補
正することができ、高精度なディジタルフィルタを構成
することができる。これにより、正確な積分補償を行な
うことができ、大なる効果を奏することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるディジタルフィ
ルタのブロック図、第２図、第３図は本実施例の動作を
説明するためのフローチャート、第４図は本実施例の動
作を説明するだめのタイムチャート、第５図は本発明の
第２の実施例におけるディジタルフィルタのブロック図
、第６図は本発明の第２の実施例において桁合わせの動
作を説明するための図、第７図は従来のディジタルフィ
ルタのブロック図、第８図は従来のディジタルフィルタ
の周波数特性図である。 １・・・・・・入力端子、２・・・・・・累算手段、５
．６・・・・・乗算手段、７．１３・・・・・・加算手
段、８・・・・・・出力端子、９・・・・・・出力手段
、１０・・・・・・桁落ち検出手段、１１・・・・・・
補正値算出手段、１２・・・・・スイッチング手段、１
４・・・・・・桁合わせ手段。 代理人の氏名　弁理士　粟野重孝　はか１名区 嫁 味 旨 第 第 第 第 図 図 図 図 ζ

Claims (3)

【特許請求の範囲】
1. （１）入力ディジタルデータを累算する累算手段と、前
   記累算手段の出力データに第１の定数を乗算する第１の
   乗算手段と、前記入力ディジタルデータに第２の定数を
   乗算する第２の乗算手段と、前記第１の乗算手段の出力
   データと前記第２の乗算手段の出力データとを加算する
   第１の加算手段と、前記第１の加算手段の出力データを
   所定のビット数で出力する出力手段と、前記第１の加算
   手段の出力データから所定のビット数を越えるビットの
   桁落ち成分を検出する桁落ち検出手段と、前記桁落ち検
   出手段の出力により複数の補正値を算出する補正値算出
   手段と、前記複数の補正値を平均値が略桁落ち成分に等
   しくなるように時分割するスイッチング手段と、前記出
   力手段の出力データと前記スイッチング手段により時分
   割された補正値を加算する第２の加算手段とを具備して
   なるディジタルフィルタ。
2. （２）入力ディジタルデータを累算する累算手段と、前
   記累算手段の出力データに第１の定数を乗算する第１の
   乗算手段と、前記入力ディジタルデータに第２の定数を
   乗算する第２の乗算手段と、前記第１の乗算手段の出力
   データを前記第２の乗算手段の出力データの桁数に桁合
   わせを行なう桁合わせ手段と、前記桁合わせ手段の出力
   と前記第２の乗算手段の出力とを加算する第１の加算手
   段と、前記桁合わせ手段の桁合わせ処理より桁落ち成分
   を検出する桁落ち検出手段と、前記桁落ち検出手段の出
   力により複数の補正値を算出する補正値算出手段と、前
   記複数の補正値を平均値が略桁落ち成分に等しくなるよ
   うに時分割するスイッチング手段と、前記第１の加算手
   段の出力データと前記スイッチング手段により時分割さ
   れた補正値とを加算する第２の加算手段と、前記第２の
   加算手段の出力データを出力する出力手段とを具備して
   なるディジタルフィルタ。
3. （３）第１の乗算器の第１の定数が第２の乗算器の第２
   の定数より小さいことを特徴とする請求項（２）記載の
   ディジタルフィルタ。