JPH0457518A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH0457518A JPH0457518A JP16915290A JP16915290A JPH0457518A JP H0457518 A JPH0457518 A JP H0457518A JP 16915290 A JP16915290 A JP 16915290A JP 16915290 A JP16915290 A JP 16915290A JP H0457518 A JPH0457518 A JP H0457518A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- converter
- comparator
- comparators
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ／Ｄ変換器に関し、特に基準抵抗及びコンパ
レータの配置を改善したＡ／Ｄ変換器に関する。
レータの配置を改善したＡ／Ｄ変換器に関する。
従来の並列形Ａ／Ｄ変換器は基準抵抗を直列接続した抵
抗ストリングスと、この抵抗ストリングスの分圧電圧と
基準電圧を比較するコンパレータとを有している。
抗ストリングスと、この抵抗ストリングスの分圧電圧と
基準電圧を比較するコンパレータとを有している。
第３図はかかる従来の一例を示すＡ／Ｄ変換器の構成図
である。
である。
第３図に示すように、従来の並列形Ａ／Ｄ変換器は基準
抵抗４を直列接続し且つ両端に低電位側基準入力端子５
と高電位側基準入力端子６を接続した抵抗ストリングス
３と、その分圧点に接続した６４個のコンパレータ７と
を有している。しかも、並列形Ａ／Ｄ変換器を構成する
２”（ｎはビット数）個の基準抵抗４からなる抵抗スト
リングス３と、２ｎ個のコンパレータ７が、直列に配置
されている。また、かかる並列形Ａ／Ｄ変換器において
、その基準抵抗４とコンパレータ７とは、チップサイズ
の問題から通常２”個をまっすぐに並べるのではなく、
チップサイズに応じ適当な個所から折り返して配置され
ている。
抵抗４を直列接続し且つ両端に低電位側基準入力端子５
と高電位側基準入力端子６を接続した抵抗ストリングス
３と、その分圧点に接続した６４個のコンパレータ７と
を有している。しかも、並列形Ａ／Ｄ変換器を構成する
２”（ｎはビット数）個の基準抵抗４からなる抵抗スト
リングス３と、２ｎ個のコンパレータ７が、直列に配置
されている。また、かかる並列形Ａ／Ｄ変換器において
、その基準抵抗４とコンパレータ７とは、チップサイズ
の問題から通常２”個をまっすぐに並べるのではなく、
チップサイズに応じ適当な個所から折り返して配置され
ている。
第４図はかかる従来の他の例を示すＡ／Ｄ変換器の構成
図である。
図である。
第４図に示すように、このＡ／Ｄ変換器は前半のコンパ
レータ７Ａは抵抗ストリングス３の右側に配置され、後
半のコンパレータ７Ｂは抵抗ストリングス３の左側に配
置されている。従って、Ａ／Ｄ変換器を構成する抵抗ス
トリングス３は、折り返し点の一つの基準抵抗４の配線
が長くなった状態で配置される。
レータ７Ａは抵抗ストリングス３の右側に配置され、後
半のコンパレータ７Ｂは抵抗ストリングス３の左側に配
置されている。従って、Ａ／Ｄ変換器を構成する抵抗ス
トリングス３は、折り返し点の一つの基準抵抗４の配線
が長くなった状態で配置される。
上述した従来の第３図に示すＡ／Ｄ変換器は、２ｆ１個
のコンパレータを直列に並べなければならない。そのた
め、チップサイズを考えると、１個のコンパレータの高
さを小さくしなければならず、レイアウトにかなり無理
を生ずるという欠点がある。
のコンパレータを直列に並べなければならない。そのた
め、チップサイズを考えると、１個のコンパレータの高
さを小さくしなければならず、レイアウトにかなり無理
を生ずるという欠点がある。
また、上述した第４図に示すＡ／Ｄ変換器は、折り返し
部分の基準抵抗が他の部分の基準抵抗に比べ抵抗間を結
ぶ配線が長くなる。そのため、その折り返し部分の抵抗
だけが他の部分抵抗に比べ配線抵抗分だけ抵抗値が大き
くなってしまう。かかるＡ／Ｄ変換器においては、抵抗
ストリングスで形成された基準抵抗の相対比が精度に影
響を及ぼすなめ、折り返し部分の抵抗値が他の抵抗値よ
りも大きいと、Ａ／Ｄ変換器の精度を悪くするという欠
点がある。また、あらかじめ折り返し部分の配線抵抗を
考え折り返し部分の抵抗のみを他の抵抗よりも小さくす
る構成が考えられるが、配線抵抗のように数Ωまたは十
数Ωという低抵抗を基準抵抗の抵抗素子で調整すること
は困難である。
部分の基準抵抗が他の部分の基準抵抗に比べ抵抗間を結
ぶ配線が長くなる。そのため、その折り返し部分の抵抗
だけが他の部分抵抗に比べ配線抵抗分だけ抵抗値が大き
くなってしまう。かかるＡ／Ｄ変換器においては、抵抗
ストリングスで形成された基準抵抗の相対比が精度に影
響を及ぼすなめ、折り返し部分の抵抗値が他の抵抗値よ
りも大きいと、Ａ／Ｄ変換器の精度を悪くするという欠
点がある。また、あらかじめ折り返し部分の配線抵抗を
考え折り返し部分の抵抗のみを他の抵抗よりも小さくす
る構成が考えられるが、配線抵抗のように数Ωまたは十
数Ωという低抵抗を基準抵抗の抵抗素子で調整すること
は困難である。
本発明の目的は、かかるレイアウトの自由度を拡大する
とともに、変換精度を向上させることのできるＡ／Ｄ変
換器を提供することにある。
とともに、変換精度を向上させることのできるＡ／Ｄ変
換器を提供することにある。
本発明のＡ／Ｄ変換器は、２”個（ｎはビット数）の基
準抵抗を直列接続し且つその両端に基準電圧を加えた抵
抗ストリングスの２ｎ個に分圧された基準電圧を順次交
互に入力された奇数番コンパレータおよび偶数番コンパ
レータとを有し、前記抵抗ストリングスを挾んで前記奇
数番コンパレータと前記偶数番コンパレーターとを分離
配置して構成される。
準抵抗を直列接続し且つその両端に基準電圧を加えた抵
抗ストリングスの２ｎ個に分圧された基準電圧を順次交
互に入力された奇数番コンパレータおよび偶数番コンパ
レータとを有し、前記抵抗ストリングスを挾んで前記奇
数番コンパレータと前記偶数番コンパレーターとを分離
配置して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を示すＡ／Ｄ変換器の構
成図でる。
成図でる。
第１図に示すように、本実施例は２１１個の基準抵抗４
を直列接続し且つその両端を低電位側基準入力端子５と
高電位側基準入力端子６に接続した抵抗ストリングス３
と、この抵抗ストリングス３の分圧点に順次交互に接続
した奇数番コンパレータ１および偶数番コンパレータ２
とを有している。しかも、これら２”個のコンパレータ
ー群の内、奇数番コンパレータ１と偶数番のコンパレー
タ２とを抵抗ストリングス３を挾んで線対称に配置して
いる。すなわち、コンパレータ１と２の間に抵抗ストリ
ングス３を配置し且つそれぞれの基準抵抗４の両端に奇
数番コンパレータ１と偶数番コンパレータ２が接続され
る。
を直列接続し且つその両端を低電位側基準入力端子５と
高電位側基準入力端子６に接続した抵抗ストリングス３
と、この抵抗ストリングス３の分圧点に順次交互に接続
した奇数番コンパレータ１および偶数番コンパレータ２
とを有している。しかも、これら２”個のコンパレータ
ー群の内、奇数番コンパレータ１と偶数番のコンパレー
タ２とを抵抗ストリングス３を挾んで線対称に配置して
いる。すなわち、コンパレータ１と２の間に抵抗ストリ
ングス３を配置し且つそれぞれの基準抵抗４の両端に奇
数番コンパレータ１と偶数番コンパレータ２が接続され
る。
かかる構成のＡ／Ｄ変換器は、前述した第３区の従来例
に対してコンパレータの配置に相違点がある。すなわち
、基準抵抗４からなる抵抗ストリングス３を挾んで奇数
番コンパレータ１と偶数番コンパレータ２を配置するな
め、第３図のＡ／Ｄ変換器に比べ１つのコンパレータの
ブロックを２倍の高さにすることが出来、レイアウト上
大幅な自由度が得られる。
に対してコンパレータの配置に相違点がある。すなわち
、基準抵抗４からなる抵抗ストリングス３を挾んで奇数
番コンパレータ１と偶数番コンパレータ２を配置するな
め、第３図のＡ／Ｄ変換器に比べ１つのコンパレータの
ブロックを２倍の高さにすることが出来、レイアウト上
大幅な自由度が得られる。
第２図は本発明の第二の実施例を示すＡ／Ｄ変換器の構
成図である。
成図である。
第２図に示すように、本実施例は前述した第一の実施例
と比較し、抵抗ストリングス３を構成する基準抵抗４を
横向きに配置し、しかもそれぞれ一対に形成している。
と比較し、抵抗ストリングス３を構成する基準抵抗４を
横向きに配置し、しかもそれぞれ一対に形成している。
従って、本実施例では前述した第４図の従来例のように
、折り遅しの抵抗の抵抗値のみが他の抵抗に比べても大
きくなることがない。すなわち、配線抵抗も含めた抵抗
の相対精度が向上するので、Ａ／Ｄ変換器の精度が向上
する。
、折り遅しの抵抗の抵抗値のみが他の抵抗に比べても大
きくなることがない。すなわち、配線抵抗も含めた抵抗
の相対精度が向上するので、Ａ／Ｄ変換器の精度が向上
する。
以上説明したように、本発明のＡ／Ｄ変換器は、奇数番
コンパレータと偶数ばコンパレータを抵抗ストリングス
の基準抵抗を挾んで線対称に配置することにより、従来
のコンパレータのブロックを２倍の高さにすることが出
来るので、レイアウトの自由度を拡大できるという効果
がある。また、本発明はコンパレータ群の間に同−形状
且つ、同一ピッチの基準抵抗からなる抵抗ストリングス
を配置し且つそれぞれの基準抵抗の両端を前記奇数番コ
ンパレータと偶数番コンパレータに配線することにより
、基準抵抗の相対精度を向上させることができるので、
変換精度を向上させるという効果がある。
コンパレータと偶数ばコンパレータを抵抗ストリングス
の基準抵抗を挾んで線対称に配置することにより、従来
のコンパレータのブロックを２倍の高さにすることが出
来るので、レイアウトの自由度を拡大できるという効果
がある。また、本発明はコンパレータ群の間に同−形状
且つ、同一ピッチの基準抵抗からなる抵抗ストリングス
を配置し且つそれぞれの基準抵抗の両端を前記奇数番コ
ンパレータと偶数番コンパレータに配線することにより
、基準抵抗の相対精度を向上させることができるので、
変換精度を向上させるという効果がある。
１・・・奇数番コンパレータ、２・・・偶数番コンパレ
ータ、３・・・抵抗ストリングス、４・・・基準抵抗、
５・・・低電位側基準入力端子、６・・・高電位側基準
入力端子。
ータ、３・・・抵抗ストリングス、４・・・基準抵抗、
５・・・低電位側基準入力端子、６・・・高電位側基準
入力端子。
Claims (1)
- ２＾ｎ個（ｎはビット数）の基準抵抗を直列接続し且つ
その両端に基準電圧を加えた抵抗ストリングスの２＾ｎ
個に分圧された基準電圧を順次交互に入力された奇数番
コンパレータおよび偶数番コンパレータとを有し、前記
抵抗ストリングスを挾んで前記奇数番コンパレータと前
記偶数番コンパレーターとを分離配置したことを特徴す
るＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16915290A JPH0457518A (ja) | 1990-06-27 | 1990-06-27 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16915290A JPH0457518A (ja) | 1990-06-27 | 1990-06-27 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457518A true JPH0457518A (ja) | 1992-02-25 |
Family
ID=15881249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16915290A Pending JPH0457518A (ja) | 1990-06-27 | 1990-06-27 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006057423A (ja) * | 2004-08-24 | 2006-03-02 | Hokuriku Regional Development Bureau Ministry Land Infrastructure & Transport | 水流式浮遊物回収装置 |
-
1990
- 1990-06-27 JP JP16915290A patent/JPH0457518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006057423A (ja) * | 2004-08-24 | 2006-03-02 | Hokuriku Regional Development Bureau Ministry Land Infrastructure & Transport | 水流式浮遊物回収装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5433957B2 (ja) | 半導体装置 | |
| US20020093447A1 (en) | New fully differential folding a/d converter architecture | |
| JPH04343259A (ja) | Ｄａ変換器 | |
| JP2796474B2 (ja) | 参照電圧発生回路 | |
| US6278395B1 (en) | Folding and interpolation analog-to-digital converter | |
| JP2991117B2 (ja) | Ｄ／ａ変換器 | |
| JP2616454B2 (ja) | ストリング抵抗型ｄ／ａ変換器 | |
| JP2906408B2 (ja) | ディジタルフィルタ | |
| JPH04298880A (ja) | 半導体メモリ用信号線回路 | |
| JPH11145835A (ja) | ラダー抵抗 | |
| JPH07169911A (ja) | インターディジタルキャパシター | |
| JP2502985B2 (ja) | ディジタル・アナログ変換回路 | |
| JPH0488422A (ja) | バレルシフタ | |
| JP3080065B2 (ja) | 抵抗分圧回路 | |
| JP2811015B2 (ja) | 直並列ａｄ変換器 | |
| JPH0828662B2 (ja) | Ａ／ｄコンバータ | |
| JP3144199B2 (ja) | スキュー補正回路 | |
| JPH0435089B2 (ja) | ||
| KR20090108391A (ko) | 반도체 장치의 저항 패턴 형성방법 | |
| JPH0578214B2 (ja) | ||
| JPH04273401A (ja) | 基準電圧分割用抵抗列 | |
| JPS63221641A (ja) | 半導体装置 | |
| JP2024088464A (ja) | Ｄａ変換回路 | |
| JPH03169075A (ja) | ゲートアレイ型集積回路 | |
| JP2025163477A (ja) | 半導体集積回路 |