JPS60143636A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS60143636A JPS60143636A JP59140525A JP14052584A JPS60143636A JP S60143636 A JPS60143636 A JP S60143636A JP 59140525 A JP59140525 A JP 59140525A JP 14052584 A JP14052584 A JP 14052584A JP S60143636 A JPS60143636 A JP S60143636A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- lead frame
- thin films
- nickel
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置等の電子部品に関する。
半導体装置のうち特にパワーＩＣ，パワートランジスタ
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材とし、こ
れにボンダビリティの良好な銀メッキを施すことが考え
られている。例えば、特開昭５０−４７５６６号公報に
開示されてい名。
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材とし、こ
れにボンダビリティの良好な銀メッキを施すことが考え
られている。例えば、特開昭５０−４７５６６号公報に
開示されてい名。
しかしながらこの種のリードフレームにＩＣチップまた
はトランジスタチツプなどの半導体チップをグイボンデ
ィングする際は、金−シリコン共晶合金を用いて４３０
’Ｃ前後の加熱によって行なう（１） ために、リードフレームの銅が共晶合金層内やＩＣチッ
プまたはトランジスタチップ内に多量に侵入してこれら
のチップにクラックが発生したりチップを破損したりす
る問題がある。これを避けるために銅を主成分とする基
体にニッケルメッキ薄膜あるいはニッケル薄膜と金スト
ライク薄膜を重畳した薄膜を介して銀メッキを施して改
善することが考えられる。しかし前者のリードフレーム
すなわちニッケルメッキ薄膜を介在したものは、チップ
のボンダビリティが悪く、また実装畦立−「程でのリー
ドのはんだ付性すなわち密着性が悪くなり、。
はトランジスタチツプなどの半導体チップをグイボンデ
ィングする際は、金−シリコン共晶合金を用いて４３０
’Ｃ前後の加熱によって行なう（１） ために、リードフレームの銅が共晶合金層内やＩＣチッ
プまたはトランジスタチップ内に多量に侵入してこれら
のチップにクラックが発生したりチップを破損したりす
る問題がある。これを避けるために銅を主成分とする基
体にニッケルメッキ薄膜あるいはニッケル薄膜と金スト
ライク薄膜を重畳した薄膜を介して銀メッキを施して改
善することが考えられる。しかし前者のリードフレーム
すなわちニッケルメッキ薄膜を介在したものは、チップ
のボンダビリティが悪く、また実装畦立−「程でのリー
ドのはんだ付性すなわち密着性が悪くなり、。
実装組立装置の仕様を変更したり窒素ガス等の不活性ガ
ス中にて実装組立作業を行なう必要がある等の欠点があ
る。また後者のリードフレームすなわちニッケルメッキ
薄膜と金ストライク薄膜を重畳した薄膜を介在したもの
は、上述した諸欠点が解決されるのに反し、高価な金を
用いることよりリードフレームのコストが高いものとな
る欠点を有する。
ス中にて実装組立作業を行なう必要がある等の欠点があ
る。また後者のリードフレームすなわちニッケルメッキ
薄膜と金ストライク薄膜を重畳した薄膜を介在したもの
は、上述した諸欠点が解決されるのに反し、高価な金を
用いることよりリードフレームのコストが高いものとな
る欠点を有する。
それゆえ本発明の目的は、上述した欠点を解決（２）
した安価でかつ半導体チップのボンディング性が良好な
電子部品を提供することにある。
電子部品を提供することにある。
このような目的を達成するために本発明においては、銅
を主成分とする基体−主面にニッケル薄膜またはニッケ
ル系合金薄膜が被覆され、その薄膜上に厚さ０．３〜３
．５μ拍の銅膜が被覆され、そしてその銅膜」二に銀膜
を介して半導体チップが取りつけられていることを特徴
としている。
を主成分とする基体−主面にニッケル薄膜またはニッケ
ル系合金薄膜が被覆され、その薄膜上に厚さ０．３〜３
．５μ拍の銅膜が被覆され、そしてその銅膜」二に銀膜
を介して半導体チップが取りつけられていることを特徴
としている。
以下、本発明にかかる実施例を用いて具体的に説明する
。
。
第１図は、本発明の一実施例であるパワーＩＣのリード
フレームの平面図、第２図は、第１図のＡ−Ａ’切断面
の要部の拡大断面図である。同図において、１は、一連
のリードフレームである。
フレームの平面図、第２図は、第１図のＡ−Ａ’切断面
の要部の拡大断面図である。同図において、１は、一連
のリードフレームである。
本発明にかかるリードフレーム１は、銅または銅を主成
分とする合金体からなる基体（２００〜５００μｍ）２
に１〜４μｍｎのニッケル薄膜３がメッキなどにより被
覆され、このニッケル薄膜３表面＋： ０ 、３〜３．
５μｍの銅薄膜４が形成され、この銅薄膜４表面に４〜
１４μｍの銀膜５が設けられ（３） たものである。これらの膜すなわちニッケル薄膜３、銅
薄膜４、銀膜５は、メッキ法などにより容易かつ簡単に
銅を主成分とする基体１．−１＝に重畳して形成するこ
とができる。
分とする合金体からなる基体（２００〜５００μｍ）２
に１〜４μｍｎのニッケル薄膜３がメッキなどにより被
覆され、このニッケル薄膜３表面＋： ０ 、３〜３．
５μｍの銅薄膜４が形成され、この銅薄膜４表面に４〜
１４μｍの銀膜５が設けられ（３） たものである。これらの膜すなわちニッケル薄膜３、銅
薄膜４、銀膜５は、メッキ法などにより容易かつ簡単に
銅を主成分とする基体１．−１＝に重畳して形成するこ
とができる。
したがって本発明にかかるリードフレーム１は、熱伝導
度の良好な銅を主成分とした基体２であるために、放熱
性が良い。また、この基体２上にボンダビリティ並びに
熱伝導度の良好な銀膜５を設ける際、密着性のよいニッ
ケル薄膜３および銅薄膜４をそれらの間に介在させてい
る。そのために、このリードフレーム１のグイにＩＣチ
ップ（シリコンベレット）を金−シリコン集品合金を用
いてグイボンディングする際、基体２の銅がこの共晶合
金内やシリコンベレット内に侵入しようとするとニッケ
ル薄膜３によってブロックできる。したがって本発明に
かかるリードフレームは、グイボンディングの際、基体
２の銅によりシリコンベレットすなわもＩＣチップにク
ラックが発生したり破損したりすることがない。なお、
本発明にかがるリードフレーム１においては、銀膜５下
に銅薄膜（４） ４があり、これより金−シリコン集品合金やシリコンベ
レットに銅が侵入するが、上記銅薄膜４を０．３〜３．
５μｍとすることにより、その侵入量がわずかとなり、
シリコンペレットにクラックや破損を生じさせるまでに
は到らない。
度の良好な銅を主成分とした基体２であるために、放熱
性が良い。また、この基体２上にボンダビリティ並びに
熱伝導度の良好な銀膜５を設ける際、密着性のよいニッ
ケル薄膜３および銅薄膜４をそれらの間に介在させてい
る。そのために、このリードフレーム１のグイにＩＣチ
ップ（シリコンベレット）を金−シリコン集品合金を用
いてグイボンディングする際、基体２の銅がこの共晶合
金内やシリコンベレット内に侵入しようとするとニッケ
ル薄膜３によってブロックできる。したがって本発明に
かかるリードフレームは、グイボンディングの際、基体
２の銅によりシリコンベレットすなわもＩＣチップにク
ラックが発生したり破損したりすることがない。なお、
本発明にかがるリードフレーム１においては、銀膜５下
に銅薄膜（４） ４があり、これより金−シリコン集品合金やシリコンベ
レットに銅が侵入するが、上記銅薄膜４を０．３〜３．
５μｍとすることにより、その侵入量がわずかとなり、
シリコンペレットにクラックや破損を生じさせるまでに
は到らない。
また、本発明にかかるリードフレーム１は、銀膜５下に
銅薄膜を有するものであるために、実装組立工程におい
てこのリードをはんだ付けする際、４００℃以上の高温
処理にて行なっても良好なはんだ付は性（良好な密着性
）をもって完全にそれらを固着することができる。この
はんだ付は性を従来のリードフレーム（銅を基材とし、
これにニッケル薄膜を介してボンダビリティの良好な銀
メッキ膜を被覆したもの）と比較してみると下表のよ（
５） なお、」二表において、はんだ付は性の判定条件として
は、はんだとして鉛４０％とスズ６０％の組成のもので
ロジンを７ラツクスとして使用し、ディップ時間は１回
にっ鯵５秒間とし、このディップ作業を１回〜７回まで
ｌｌｉ次繰り返し行なって、それぞれにおいてはんだ濡
れ面積が９５％以−１二のものを良品とし、８５〜９５
％のものを普通品とし、８５％未満のものを不良品とす
るものである。そしてこの銅薄膜４は、従来の金薄膜に
かわるものであるが、金材料に比して極めて安価なもの
であるためにリードフレーム１のコストをあげることは
ない。
銅薄膜を有するものであるために、実装組立工程におい
てこのリードをはんだ付けする際、４００℃以上の高温
処理にて行なっても良好なはんだ付は性（良好な密着性
）をもって完全にそれらを固着することができる。この
はんだ付は性を従来のリードフレーム（銅を基材とし、
これにニッケル薄膜を介してボンダビリティの良好な銀
メッキ膜を被覆したもの）と比較してみると下表のよ（
５） なお、」二表において、はんだ付は性の判定条件として
は、はんだとして鉛４０％とスズ６０％の組成のもので
ロジンを７ラツクスとして使用し、ディップ時間は１回
にっ鯵５秒間とし、このディップ作業を１回〜７回まで
ｌｌｉ次繰り返し行なって、それぞれにおいてはんだ濡
れ面積が９５％以−１二のものを良品とし、８５〜９５
％のものを普通品とし、８５％未満のものを不良品とす
るものである。そしてこの銅薄膜４は、従来の金薄膜に
かわるものであるが、金材料に比して極めて安価なもの
であるためにリードフレーム１のコストをあげることは
ない。
本発明にかかるリードフレーム１は、上述したリードフ
レーム１におけるニッケル薄膜３のかわりに、Ｎｉの合
金メッキ膜リン（Ｐ）を含有したニッケル薄膜（無電解
メッキ法にて形成できるもの）、スズ（Ｓｎ）またはコ
バル）（Ｃｏ）を含有したニッケル薄膜（硬質のリード
フレームが得られる）、ボロン（Ｂ）を含有したニッケ
ル薄膜（はんだ付は性がより改善できる）を用いること
ができる。
レーム１におけるニッケル薄膜３のかわりに、Ｎｉの合
金メッキ膜リン（Ｐ）を含有したニッケル薄膜（無電解
メッキ法にて形成できるもの）、スズ（Ｓｎ）またはコ
バル）（Ｃｏ）を含有したニッケル薄膜（硬質のリード
フレームが得られる）、ボロン（Ｂ）を含有したニッケ
ル薄膜（はんだ付は性がより改善できる）を用いること
ができる。
（６）
本発明にかかる電子部品の外部リードは、上述したパワ
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子などの電子部品に用いる外
部リードに適用できるものである。
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子などの電子部品に用いる外
部リードに適用できるものである。
第１図は、本発明にかかるパワーＩＣのリードフレーム
を示す平面図、第２図は、第１図のＡ−Ａ’切断面の要
部の拡大断面図である。 １・・・リードフレーム、２・・・銅を主成分とする基
体、３・・・ニッケル薄膜、４・・・銅薄膜、５・・・
銀膜。 代理人 弁理士 高橋 明夫 （７） 第２図
を示す平面図、第２図は、第１図のＡ−Ａ’切断面の要
部の拡大断面図である。 １・・・リードフレーム、２・・・銅を主成分とする基
体、３・・・ニッケル薄膜、４・・・銅薄膜、５・・・
銀膜。 代理人 弁理士 高橋 明夫 （７） 第２図
Claims (1)
- 銅を主成分とする基体−主面に二ンケル薄膜またはニッ
ケル系合金薄膜が被覆され、その薄膜」二ニ厚さ０．３
〜３．５μｍの銅膜が被覆され、そしてその銅膜上に銀
膜を介して半導体チップが取りつけられていることを特
徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140525A JPS60143636A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140525A JPS60143636A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6655376A Division JPS6034265B2 (ja) | 1976-06-09 | 1976-06-09 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143636A true JPS60143636A (ja) | 1985-07-29 |
Family
ID=15270692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140525A Pending JPS60143636A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245448B1 (en) * | 1988-03-28 | 2001-06-12 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
| US6864579B2 (en) * | 2001-01-25 | 2005-03-08 | Siemens Aktiengesellschaft | Carrier with a metal area and at least one chip configured on the metal area |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
-
1984
- 1984-07-09 JP JP59140525A patent/JPS60143636A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245448B1 (en) * | 1988-03-28 | 2001-06-12 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
| US6864579B2 (en) * | 2001-01-25 | 2005-03-08 | Siemens Aktiengesellschaft | Carrier with a metal area and at least one chip configured on the metal area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| JPS6187396A (ja) | 電子回路装置とその製造方法 | |
| JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JPH0758722B2 (ja) | 半導体装置のチップボンディング方法 | |
| JP2002314241A (ja) | 電子機器 | |
| TW200423318A (en) | Multi-chip package substrate for flip-chip and wire bonding | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPS6153851B2 (ja) | ||
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPS6034265B2 (ja) | 電子部品 | |
| KR900003472B1 (ko) | 전자부품의 도금방법 | |
| JPS60143637A (ja) | 電子部品 | |
| JPH0146228B2 (ja) | ||
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPH028459B2 (ja) | ||
| JP2005177842A (ja) | ろう材、これを用いた半導体装置の製造方法並びに半導体装置 | |
| JPS5944834A (ja) | 電子回路素子のダイボンデイング方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61195991A (ja) | 電子部品の製造方法 | |
| Komitsky Jr et al. | Die Attach in Lead Frame Packages | |
| JPH05166881A (ja) | フリップチップ実装方法 |