JPH0459640U - - Google Patents
Info
- Publication number
- JPH0459640U JPH0459640U JP10326390U JP10326390U JPH0459640U JP H0459640 U JPH0459640 U JP H0459640U JP 10326390 U JP10326390 U JP 10326390U JP 10326390 U JP10326390 U JP 10326390U JP H0459640 U JPH0459640 U JP H0459640U
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- program data
- forming
- common terminal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
図面は本考案の一実施例を示す図である。
１……プログラマブルゲートアレイ、２……Ｅ
ＰＲＯＭ、４……共用端子、５……論理回路、７
……デコーダ。
ＰＲＯＭ、４……共用端子、５……論理回路、７
……デコーダ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 外部メモリに記憶されたプログラムデータ
に応じた論理回路を形成し、該論理回路を形成す
るためのプログラムデータの入力と、形成後の前
記論理回路からの処理データの出力と、を共用し
た共用端子を有するプログラマブルゲートアレイ
において、 前記共用端子に印加されたプログラムデータの
所定ビツトをデコードし、前記論理回路を形成す
るための最終プログラムデータの所定ビツトのデ
コード出力によつて、前記論理回路から前記共用
端子への出力路を遮断状態から導通状態とさせる
デコーダを備えたことを特徴とするプログラマブ
ルゲートアレイ。 (2) 外部メモリから読み出されるプログラムデ
ータは、所定ビツトが論理回路を形成するための
論理形成データとされ、残余ビツトがデコーダで
デコーダすべきアドレスデータとされ、前記デコ
ーダが前記論理回路の形成を終了すべき最終アド
レスデータをデコードすることによつて、前記論
理回路から前記共用端子への出力路を遮断状態か
ら導通状態とさせることを特徴とする請求項(1)
記載プログラマブルゲートアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326390U JPH0459640U (ja) | 1990-09-28 | 1990-09-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326390U JPH0459640U (ja) | 1990-09-28 | 1990-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0459640U true JPH0459640U (ja) | 1992-05-21 |
Family
ID=31848071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10326390U Pending JPH0459640U (ja) | 1990-09-28 | 1990-09-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0459640U (ja) |
-
1990
- 1990-09-28 JP JP10326390U patent/JPH0459640U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0459640U (ja) | ||
| JPS6284842U (ja) | ||
| JPS61230698A (ja) | ランダムアクセス半導体メモリセル | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JPH048153U (ja) | ||
| JPS6218897U (ja) | ||
| JPS60236185A (ja) | 出力ビツト可変半導体メモリ | |
| JPS642177Y2 (ja) | ||
| JPH0728640Y2 (ja) | 半導体集積回路装置 | |
| JPS63181198U (ja) | ||
| JPS623700U (ja) | ||
| JPS6081663A (ja) | マイクロコンピユ−タ | |
| JPH04287294A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JPH0378346U (ja) | ||
| JPS60146345A (ja) | マイクロコンピユ−タのメモリの製造方法 | |
| JPH0250757U (ja) | ||
| JPS61222092A (ja) | マスクｒｏｍ | |
| Shubat et al. | Mappable memory subsystem for high speed applications | |
| JPH0517565B2 (ja) | ||
| JPH1064275A (ja) | 遅延回路、ａｔｄパルス発生回路、及びそれを用いた半導体記憶装置 | |
| JPH0177027U (ja) | ||
| JPS587300U (ja) | 半導体集積回路 | |
| JPS585128U (ja) | エンコ−ド回路 | |
| JPS61167100U (ja) | ||
| SG128429A1 (en) | Memory circuitry with auxiliary word line to obtain predictable array output when an invalid addressis requested |