JPH0460376B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シンボル周波数の両側に１つずつ位
置する２つの側波帯を有する電力対周波数スペク
トル（ａ power−versus−frequency
spectrum）を持つているデータ信号用のデイジ
タル・デユプレツクス通信システムであつて、受
信した信号は、その間中はデータが有効であると
ころの１番目の時間間隔とその間中はデータが無
効であるところの２番目の時間間隔とを、各シン
ボル周期中に有し、また、受信した信号は、１番
目の時間間隔中の１番目の標本化時点と２番目の
時間間隔中の２番目の標本化時点とで標本化さ
れ、更にまた、データは、１番目の標本化時点で
の標本化された信号から復号化されて成るデイジ
タル・デユプレツクス通信システムに関する。

〔従来の技術〕

かようなシステムはヨーロツパ特許出願第
0079107号（特願昭57−195427号すなわち特開昭
58−88943号に相当）に記載されており、そこで
は、WAL2符号により符号化された受信信号がビ
ツト・レートの４倍で標本化され、エコー・キヤ
ンセラーは各標本化時点でエコー・レプリカ
（echo teplica，−複製エコー）を生成し、該レプ
リカは受信した信号から減算される。受信した信
号は、データが有効であるところの１番目の時間
帯に対応する真のアイ（true eye）と、データが
無効であるところの２番目の時間帯に対応する非
真のアイ（false eye）とを持つアイ図形（eye
diagram）を生成する。英国特許出願第
2048016A号に開示されているような、不確定さ
の検出器（ambiguity detector）が受信機中に
含まれていて、どちらが真のアイかを検出し、デ
ータは真のアイからのみ抽出され得るようにす
る。

WAL2符号とは、NRZ（non−return to zero）
２進数列をWalsh−Type2変調したライン信号の
符号化であつて、低周波のスペクトル成分を殆ど
含まないという特徴があり、その信号形は第２図
に示されている。Walsh−Type2は、２次元フー
リエ変換に類する直交変換の一種であつて、詳し
くは例えばThe Austral.Telecommun.Res.，
Vol.11 No.2，1977所載の“Line Coding for
Digital Data Transmission”等を参照。また、
アイ（eye）すなわち「目」というのは、横軸を
クロツク、縦軸を波形振幅とした表示で１信号エ
レメントの時間範囲を表すもので、アイパターン
は通常デイジタル信号が復号できるかどうかを試
験するのに用いられる。WAL2符号の信号形に対
応するアイパターンが第３図に示されている。

上記ヨーロツパ特許出願に記載のシステムで
は、エコー・キヤンセラーはビツト・レートの４
倍でエコー・レプリカを生成しなければならない
ので、トランスバーサル・フイルタ式のキヤンセ
ラーが動作しなければならない速度にまで速度を
挙げるか、又はルツク・アツプ・テーブル式のキ
ヤンセラーが必要とするだけ記憶容量を増やすか
しなければならない。

〔発明が解決しようとする課題〕

本発明の目的は、トランスバーサル・フイルタ
式のキヤンセラーの速度に対する要求、又はルツ
ク・アツプ・テーブル式のキヤンセラーの記憶容
量に対する要求が軽減されるようなシステムを提
供することである。

〔課題を解決するための手段〕

本発明では、シンボル周波数の両側に１つずつ
位置する２つの側波帯を有する電力対周波数スペ
クトルを持ち、またエコー・キヤンセラーを含む
送信機／受信機を有するデータ信号用のデイジタ
ル・デユプレツクス通信システムであつて、 受信した信号は、その間中はデータが有効であ
るところの１番目の時間間隔とその間中はデータ
が無効であるところの２番目の時間間隔とを、各
シンボル周期中に有し、また、受信した信号は、
１番目の時間間隔中の１番目の標本化時点と２番
目の時間間隔中の２番目の標本化時点とで標本化
され、更にまた、データは、１番目の標本化時点
での標本化された信号から復号化され、且つ、エ
コー・キヤンセラーは、受信した信号が２番目の
時間間隔中に標本化される時には不動作
（inoperative）となるようなデイジタル・デユプ
レツクス通信システムを提供する。

非真のアイの間の信号は受信したデータを検出
するのに使われないから、非真のアイの間中の信
号を訂正することは不必要である。理論上では、
受信した信号を訂正することは、真のアイの中心
と一致する標本化時点でのみ必要なのであるが、
実際上では、０交差点（zero cros−sings）を検
出してクロツク抽出（clock extrac−tion）を可
能なものにするために、それ以外の時点でも信号
を訂正する必要があるかも知れない。しかし、ク
ロツク計時情報が受信信号からとは別のやり方で
得られるならば、受信信号を訂正するのは真のア
イの中心においてのみとすることも可能になるで
あろう。その場合には、ルツク・アツプ・テーブ
ル式のエコー・キヤンセラーが必要とする記憶容
量は、75％軽減され、トランスバーサル・フイル
タ式のエコー・キヤンセラーが必要とする動作速
度も、同程度に軽減されることになろう。

受信した信号は各シンボル周期中に４回標本化
され、その３番目の標本化時点は、１番目の時間
間隔と２番目の時間間隔との間の信号の０交差点
に対応し、また、４番目の標本化時点は、あるシ
ンボル周期の２番目の時間間隔とその次のシンボ
ル周期の１番目の時間間隔との間の信号の０交差
点に対応し、且つ、エコー・キヤンセラーは、２
番目の標本化時点と４番目の標本化時点とでは不
動作となろう。

このことによつて、０交差点の情報が受信信号
から得られるので受信機のクロツクが受信信号か
ら得られることになり、従つて、ルツク・アツ
プ・テーブル式のエコー・キヤンセラーが必要と
する記憶容量又はトランスバーサル・フイルタ式
のエコー・キヤンセラーが必要とする処理速度
を、更に50％軽減できるようになろう。

〔実施例〕

次に図面を引用して本発明の実施例を説明す
る。

第１図は、送信機１、受信機２、ハイブリツド
回路網３、エコーキヤンセラー４および減算回路
５を備える通信システムにおいて使用する送受信
機を示す。送信すべき信号は送信機１からライン
６を介してハイブリツド回路網３に供給し、かつ
ライン７を介してエコーキヤンセラー４の第１入
力端子に供給する。ハイブリツド回路網３は、送
信すべき信号を伝送路８に送り出すようにさせ、
また一方では送信信号が廻り込んで受信機２に加
えられる量を最小になるようにさせる。しかしハ
イブリツド回路網というものは、送信機１と受信
機２との間の十分な分離を行なって、信頼できる
デユプレツクス・データ伝送が達成されることを
可能にするものではない。送信すべき信号が廻り
込んで受信機２の入力点に達する割合を更にもつ
と減少させるために、エコー・キヤンセラー４が
アナログ・ハイブリツド回路網３と並列に接続さ
れて、送信機と受信機との間の分離を許容レベル
になるよう増大させる。エコー・キヤンセラー
は、送信信号と受信信号の相関を調べて、受信し
た信号からそれを減算すればこの相関が最小にな
るようなエコー・レプリカを生成することによ
り、これを行なう。送信信号はライン７を介して
エコーキヤンセラー４の第１入力端子に供給する
一方、受信信号はライン９を介して減算回路５の
第１入力端子に供給する。エコーキヤンセラー４
の出力はライン１１を介して減算回路５の第２入
力端子に供給する。減算回路５は受信信号から、
エコー・キヤンセラー４によつて発生した複製エ
コー信号を減算し、その出力をライン１０を介し
て受信機２に供給しかつライン１２を介してエコ
ー・キヤンセラー４の第２入力端子に供給する。

エコー自体は２つの部分即ち近端エコーおよび
遠端またはライン・エコーに分けることができ
る。近端エコーはハイブリツド回路網の平衡が良
好でないため送信信号が受信機へ直接漏洩するこ
とに起因し、ライン・エコーは２線回線における
インビーダンス不整合に起因する。ライン・エコ
ーは通常は近端エコーより大きさが遥かに小さい
が、遅れて到達する点に問題がある。近端エコー
のレベルは送信信号レベルに対し−10dB低くな
り得るので、長い接続路において、受信される遠
端信号のレベルが送信信号レベルに対し−40dB
低くなり得る場合には、干渉エコー信号は所望信
号より80dB強くなり得る。２レベル・デイジタ
ル・システムに対しアイダイアグラムのアイの80
％閉成を許容できると仮定した場合には、所望信
号は干渉信号より10dB強くする必要がある。こ
のことを基礎とし、かつライン・エコーをある程
度許容した場合、40および50dBの間のエコー抑
圧を行うことのできるエコーキヤンセラーが所望
される。

エコーキヤンセラーが対処する必要のある最大
エコー長さはライン・エコーによつて決まる。従
つて、起り得る最大エコー長さは最長接続路に対
する信号の往復伝播時間となる。しかし、必ずし
もすべてのライン・エコーを打消す必要はない。
例えば、長い接続路における遠端装置からの反射
は考慮する必要がなく、その理由は、かかる反射
は所望信号の２分の１以下に減衰されるので実際
上何等問題が起らないからである。“有意エコー
長さ”を決定するのに使用できる簡単な基準によ
れば、受信機に到来するエコーのうち、所望信号
のレベルより10dB以上低いエコーは無視できる。
この論議を更に進めるためには、最長接続路の長
さは既知でなければならない。

当該通信システムはローカル交換機から５Km以
内の加入者がWAL2コードを用いて96Kビツト／
秒でアクセスできるよう構成されており、かつ
96KHZの周波数においてライン減衰が約8dB／
Kmであると仮定すると、初めの2.8Kmからのエコ
ーだけを大きさ0.5の反射係数と共に考慮すれば
充分である。一層低い周波数ではライン減衰は一
層小さくなり、有意エコー長さは一層長くなる。
しかし、WAL2コードの如きコードにおいては、
低い周波数におけるエネルギーは極めて小さくな
る。従つて、上記通信システムに対しては、３Km
のライン長さに対応する約30μ秒のエコー長さを
考慮すれば充分である。

収束時間、即ちエコーキヤンセラーが充分正確
な複製エコー信号を発生するに要する時間は使用
される適応アルゴリズム、要求されるエコー抑圧
の程度、両端から伝送されるデイジタル信号の間
の相関および伝送速度を含む種々の要因に左右さ
れる。一般に、１秒より短い収束時間であれば許
容されるのが普通である。収束時間後もエコーキ
ヤンセラーは、例えば、温度変化に起因するライ
ン特性の緩慢な変化に応動するよう適応動作を継
続する必要がある。

第４図は、第１図に示す送信機／受信機で使用
するのに適した本発明によるエコー・キヤンセラ
ーの実施例、及びこれと送信機、受信機との接続
を示す図である。この図に示すように、送信機１
によつて送信すべきデータはアドレス発生器４０
にも供給し、このアドレス発生器はハイウエイ４
２を介してランダムアクセスメモリ（RAM）４
１のアドレス入力端子にアドレスコードを供給す
る。ランダムアクセスメモリ４１のデータ出力端
子はハイウエイ４４を介してラツチ回路４３の入
力端子に接続し、ラツチ回路４３の出力端子はハ
イウエイ４６を介してデイジタル・アナログ・コ
ンバータ（Ｄ／Ａコンバータ）４５の入力端子に
供給し、かつハイウエイ４８を介して加算回路４
７の第１入力端子に供給する。Ｄ／Ａコンバータ
４５の出力をライン１１を介して減算回路５の第
２入力端子に供給する一方、受信信号をライン９
を介して減算回路５の第１入力端子に接続する。
減算回路５の出力はライン１０を介して受信機２
に供給し、かつライン１２を介して加算回路４７
の第２入力端子に供給する。受信機２は不確定検
出器５０を備え、この不確定検出器は真のアイが
存在する時間を示す出力をライン５１上に発生
し、この出力はアドレス発生器４０に供給する。
クロツク信号発生器５２をライン５３を介してア
ドレス発生器４０に接続し、かつライン６３を介
して遅延回路５４に接続する。遅延回路５４の出
力端子はライン５５を介してラツチ回路４３のク
ロツク入力端子に接続し、かつライン５７を介し
て他の遅延回路５６の入力端子に接続する。遅延
回路５６の出力端子はライン５８を介して減算回
路５の別の入力端子に接続する。

第４図に示したルツク・アツプ・テーブル式適
応形エコーキヤンセラーの動作原理は可能なすべ
てのデイジタル複製エコー信号を蓄積し、エコー
を消去することが要求される場合にこれらデイジ
タル複製エコー信号を使用するにある。受信（さ
れた）エコーは送信（された）データに相関して
いるので、送信データを用いて、信号された特定
ビツト列の複製エコー信号が蓄積されている適当
なアドレス位置を指定するアドレスを形成するこ
とができる。ランダムアクセスメモリ４１の内容
はＤ／Ａコンバータ４５によつてアナログ信号に
変換した後、減算回路５において受信信号から減
算する。加算回路４７は当該システムに自己調整
機能を付与し、減算回路５の出力を、ランダムア
クセスメモリ４１の内容を更新するための制御信
号として使用することにより複製エコーおよび実
際のエコーの間の差を最小ならしめる。

第４図に示したように、アドレス発生器４０に
対する入力信号は送信機１から生ずる原入力デー
タ列である。このようにすることによりアドレス
ロジツクが簡単になり、このようにしない場合ア
ドレス・ロジツクは送信機によつて行われる処理
の少なくともある部分をはずさなければならなく
なる。しかし、この場合送信機はエコー通路の一
部を構成しているから、送信機の動作が直線性で
ある場合しか良好な作動を期待できない。最良の
作動を得るため、送信機がスクランブリングの如
き非直線性動作を含んでいる場合には、送信機を
非直線性部分および直線性部分に分けて、アドレ
ス発生器４０に対する入力を非直線性部分から導
出することが必要になる。

エコーキヤンセラーが対処できる最大エコー長
さはアドレスの幅によつて決まる。96kビツト／
秒のビツト速度に対しては、ライン遅延を考慮す
るには通常30μ秒のエコー長さで充分であること
を見出した。送信機と、ハイブリツド装置と、ハ
イブリツド結合装置および減算回路の間に必要な
フイルタとによつて生ずるエコー長さの増大は、
これら回路網の構成に左右されるから、不確定で
ある。エコー長さ10.4μ秒増大する毎に、アドレ
ス幅を１ビツトだけ増大する（従つて、メモリの
容量を２倍する）必要がある。最大エコー長さを
考慮しない場合には、エコーが充分に打消されな
いだけでなく複製エコー信号の精度も影響を受け
る。ここで考察している場合につき、エコー長さ
が約10μ増大したと仮定すると、アドレス幅は４
ビツトになる。このビツト数は、受信信号を各デ
ータビツト時間間隔にＲ回サンブリングする場
合、Log₂Ｒだけ増大する必要がある。例えば、
WAL2コードに対してはナイキスト・サンブリン
グ周波数はビツト周波数の４倍になるので、この
場合における全アドレス幅は６ビツトになる。

平均二乗誤差を最小にするため種々のアルゴリ
ズムを使用することができ、その例が例えばN.
A.M.Verhoeckx，H.C.van den Elzen，F.A.M.
SnijdersおよびP.J.van Gerwen著の論文
“Digital Echo Cancellation for Baseband
Data Transmission”，IEEE Transctions on
Acoustics，Speech，and Signal Processing，
Vol.ASSP−27，No.６，December 1979，第768
〜781頁に記載されており、その説明を本明細書
にも採用してある。適正なアルゴリズムを選定す
るに当り、収束時間並びに達成できる最小平均二
乗誤差およびハードウエアの複雑さの間で妥協点
を見出す必要がある。第４図に示した適応形エコ
ーキヤンセラーでは（正負）符号アルゴリズムと
して既知である最も簡単なアルゴリズムを選定す
る。従つて、適応動作において減算回路の出力の
符号だけを使用し、符号が正であるかまたは負で
あるかに応じて、関連する記憶場所に１ビツトを
付加するかまたは１ビツトを減算するようにす
る。

適応動作は開始時には、緩慢な収束過程と考え
ることができる。しかし一旦収束が達成された場
合には、複製エコー信号はエコー・レベルから数
個のデイジタル・アナログ変換ステツプ以上のず
れはない。遠端送信が欠如している場合には、エ
コー・レベルの±１ステツプに収束する。遠端送
信が存在する場合には、減算回路の出力端子にお
ける残留エコーが所望信号より小さくなる時点ま
で収束が行われる。その場合、制御信号の符号は
所望信号によつて決まるので、エコー成分に関す
る情報はそれ以上抽出できなくなる。従つて、こ
の場合には、当該システムは収束して残留エコー
比が0dBの所望信号を生ぜしめる。この問題に対
する解決策としては、制御信号の符号を決定する
ための比較器の閾値を固定値とはせず、閾値を所
望信号のピーク・ピーク・レベルの間でランダム
にシフトするようにする必要がある。この“デイ
ザ（dither）効果”によりエコーを、所望信号よ
りかなり低いレベルに抑圧することができる。

デイジタル・アナログ・コンバータの語長は、
２つの要因即ち所望信号に対して許容できる残留
エコーレベルおよび要求される最大エコー抑圧に
依存する。エコー抑圧比Ｙが要求され、かつ残留
エコー・レベルmVs（ピーク）が許容される場合
（ここでVsはデイジタル・アナログ変換のステツ
プ幅）、語長Ｗは次式 Ｙ＝2^W／2m または Ｗ＝Log₂2mY で与えられる。符号アルゴリムに対する残留エコ
ー分布は二頁分布であり、次式 P_n＝_2aC_a+n2^I/2a （ｍ＝０、±１、±２、……±ａ） で表わされ、ここでａ＝V_T／V_S，V_Tは閾値のデイザ リング（dithering）に使用する信号のピーク値
である。ncV_S（ｃは残留エコー分布の標準偏差、
ｎは正の整数）以上の残留エコー・レベルを、そ
の発生する確率が小さい（例えばＰ（lml＞4δ）
１×10^-6）ことに基づいて無視できる場合に
は、 Ｗ＝Log₂2nδY となる。従つて、最大の所望信号Ｓ（Ｋ）が４つ
の標準偏差内の残留エコーに対し30V_Sである場
合には、自動利得制御 V_T＝Ｓ（Ｋ）＋δV_S を使用するものとすると、12ビツト・デイジタ
ル・アナログ変換に対し約43dBのエコー抑圧、
または14ビツト・デイジタル・アナログ変換に対
し約54dBのエコー抑圧を達成することができる。

メモリの語長がデイジタル・アナログ変換語長
と同じであることは勿論である。従つて、12ビツ
ト・デイジタル・アナログ変換で充分と考えられ
る場合には、所要のランダムアクセスメモリの容
量は12ビツト・ワード×64となる。

96kビツト／秒でWAL2符号化されたデータに
対しては384KHZのクロツク周波数が必要であ
る。これは送信機クロツク周波数と同一にするこ
とである。種々の回路のタイミングにおける要因
は閉帰還ループにおける伝播遅延である。閉帰還
ループにおける回路が１クロツク周期（2.6μ秒）
より短い遅延時間を生ずるような充分に高速で作
動する場合には、所定の記憶場所の読出および更
新は同じアドレスを保持しながら同じクロツク周
期で行うことができる。高速バイポーラ・ランダ
ムアクセスメモリ、変換時間が約1μ秒のデイジ
タル・アナログ・コンバータ、高速設定演算増幅
器および小電力シヨツトキーTTL理論回路を使
用することにより、ループ遅延を2μ秒より小さ
くすることができる。従つて、１クロツク周期内
に所定の記憶場所の読出および更新を行うことが
できる。これにより、このようにしないものに比
べ、種々の回路のタイミング設定が遥に容易にな
る。

一層高いビツト周波数を使用した場合には、１
クロツク周期内に所定記憶場所の読出および更新
を行うことはできない。この場合には、双方向性
並列イン・並列アウト・シフトレジスタを使用し
て、一つの記憶場所からデータを読出した後の前
位の記憶場所をアドレス指定および更新するよう
にすることができる。クロツク周期が減少するに
従つて、アドレス幅も増大しなければならないよ
うにすることができる。

第２図はWAL2伝送符号の形状を説明する図で
あつて、第２図ａ）の論理“１”と同等なWAL2
符号が第２図ｃ）に示され、第２図ｂ）の論理
“０”と同等なWAL2符号が第２図ｄ）に示され
ている。第３図はWAL2符号により符号化されて
いる入力信号の生成するアイ図形（eye
diagram）を示すもので、この図形は真のアイ30
と非真のアイ31とを持つている。第２図、第３図
ともに座標軸が記入されていないが、横軸に時間
（クロツク）、縦軸に波形振幅をとつたものと理解
されたい。真のアイの間中はデータが有効であ
り、非真のアイの間中はデータが無効である。真
のアイの間に信号を標本化することにより、好適
には最大振幅信号を与える時点t₁で標本化するこ
とにより、送信された原信号中の論理“１”又は
論理“０”の生起を検出することができる。非真
のアイの間に信号を標本化することは、原信号を
復号化することを可能とさせないであろう。標本
化時点t₃で生じるような、非真のアイに対応する
時間間隔中に生じるエコーは、その時に信号中に
は情報内容は何も無いのだから、消去する必要が
ない、そして少なくとも理論的には、信号の０交
差点の標本化時点t₂及びt₄ではエラーを消去する
必要がない、ということが今や認識された。この
ことから、ルツク・アツプ・テーブル式適応形エ
コーキヤンセラーに必要な記憶容量を75％減少で
きる一方、トランスバーサル・フイルタ形エコー
キヤンセラーの動作速度を同様に低減することが
できる。実際上、零点交さ瞬時からクロツク情報
を導出するようにすることができ、その場合瞬時
t₂またはt₄においてはエコー打消を行う必要がな
い。送信メツセージを復号するには真のアイだけ
が必要であるという事実を利用することにより、
メモリの容量を減少するかまたはエコー長さを増
大することができる。受信機におけるクロツク再
生回路は真のアイおよびこれに後続する零交さ点
を利用する。従つて、他の２つの瞬時においては
実際上エコー打消を行う必要がない。従つて、メ
モリの容量を半分にすることができる。４つの瞬
時のうちのどの２つの瞬時を必要とするかは不確
定であるが、この不確定は収束時間を犠牲にする
ことにより除去することができる。代案として、
メモリの容量は変更せず、エコーキヤンセラーが
起動して収束した後不所望瞬時に対応するアドレ
ス・ラインを切換えて更に１データビツトを受入
れることができ、従つて当該エコーキヤンセラー
が効果的に５ビツト・エコーキヤンセラーとなる
ようにすることができる。

第５図は、第４図のエコーキヤンセラーの構成
部材であるアドレス発生器４０を、また第６図
は、同じく減算回路５を、それぞれ更に詳細に示
すものである。本例のアドレス発生器４０は４ビ
ツト・シフトレジスタ７０を備え、これには送信
機からライン４９を介して送信２進データを供給
する。シフトレジスタ７０は送信された最後の２
進４桁に等価な４つの並列出力A1〜A4を有す
る。送信データはWAL2コードを形成するよう符
号化されると仮定しているから、受信信号は送信
ビツト周波数の４倍の周波数でサンプリングする
必要がある。また、受信信号を各サンプリング入
力毎に修正する必要がある場合には複製エコー信
号を上記４倍の周波数で発生させる必要がある。
従つて、従来のエコーキヤンセラーでは２個の別
のアドレスラインを設け、１ビツト周期当り４つ
のサンプリング周期を得るため、これらアドレス
ラインをクロツク信号発生器５２によつて駆動し
ている。しかし、本発明のエコーキヤンセラーで
は、真のアイに際して受信信号を修正することだ
けを達成しようとするから、他の１個のアドレ
ス・ラインA0だけ付設する。ラインA0からは、
ライン５３上のクロツク信号を分周器７１によつ
てクロツク周波数の1/2に分周した信号を送出す
る。分周器７１の出力端子７２にはクロツク周波
数の1/4従つて２進データ周波数における出力が
発生し、これをライン７３を介してシフトレジス
タ７０のクロツク入力端子に供給し、かつライン
７５を介してANDゲート７４の一方の入力端子
に供給し、ANDゲート７４の他方入力端子には
ライン５３上のクロツク信号を供給する。

ラインA0ないしラインA4と、ANDゲート７
４の出力ラインCEとが、ランダムアクセスメモ
リ（RAM）４１に接続するハイウエイ４２を構
成する。ラインA0〜A4上の信号はRAM４１に
対するアドレスを構成し、ラインCE上の信号は
チツプ・イネイブル〈chip enable〉信号である。
従つてRAM４１に対するアドレスは、ライン５
３上のクロツク信号及びライン７５上の1/4周波
数クロツク信号の両方が存在する場合だけ有効に
作用する。ライン５３、ライン７５及びライン
CE上の信号と第３図のアイ図形との相互関係は
第７図に示すように設定されるので、ラインCE
上のチツプ・イネイブル信号は各ビツト周期当た
り２回だけ（この場合、時点t₁及びt₂）有効に作
用し、こうしてRAM４１は時点t₁及びt₂で作動
可能状態になるので、エコーキヤンセラーは真の
アイの中央に対応する標本時点t₁及びこれに後続
する零交差点に対応する標本時点t₂に作動する。

第６図に示した減算回路５の実施例は減算器８
０と、サンプル・ホールド回路８１と、低域通過
フイルタ８２と、比較器８３と、信号発生器８４
と、ラツチ回路８５と、遅延回路８６とを備え
る。ライン９上の受信信号およびライン１１上の
複製エコー信号は減算器８０の入力端子に供給
し、この減算器は受信信号および複製エコー信号
の間の差に比例する出力信号を発生する。減算器
８０の出力信号はサンプル・ホールド回路８１に
供給し、このサンプル・ホールド回路はライン５
８上のクロツク信号の制御の下に減算器８０の出
力信号のサンプリングを行い、サンプリングした
信号を低域通過フイルタ８２の入力端子および比
較器８３の一方の入力端子に供給する。フイルタ
８２の出力はライン１０を介して受信機２に供給
する。信号発生器８４によつて、周波数約
13KHZと、所望入力信号のピーク・ピーク振幅
にほぼ等しい振幅とを有する３角波形の信号を発
生させる。信号発生器８４によつて発生した信号
は比較器８３の他方入力端子に供給する。比較器
８３の出力はラツチ回路８５に結合し、このラツ
チ回路には、ライン５８上のクロツク信号を遅延
回路８６によつて決まる時間だけ遅延したクロツ
ク信号を供給する。ラツチ回路８５の出力はライ
ン１２を介して加算回路４７に供給する。

第５図に示すアドレス発生器４０及び第６図に
示す減算回路５の動作、並びにそれらが第４図の
エコー・キヤンセラーの中で果たす役割は、以下
に説明する通りである。

第４図の送信機１により送出されるデータはア
ドレス発生器４０（第５図）にも与えられて、
（第４図の）ランダム・アクセス・メモリRAM
４１内にある語（word）がアドレスされるよう
にさせる。アドレスされる語は、送信される一連
のデータ・ビツトによつて決まるのであつて、こ
の場合には最後の４ビツトによつて決まる。これ
らのビツトはシフト・レジスタ７０に順次読み込
まれて、ラインＡ１ないしＡ４上に並列に読み出
される。アドレスの５番目のビツトは、分周器７
１からラインＡ０上に出てくる。RAM４１は、
標本化時点t₁及びt₂でラインCE上に生起する信号
によつて起動する（is enadled）。この信号は上
述のようにライン５３上のクロツク信号とクロツ
ク周波数の1/4のライン７５上の信号との組合せ
によつて生成されるものである。

（第４図にある受信機２の一部をなす）真のア
イ検出器５０は、真のアイが検出されて、標本化
時点t₃及びt₄ではなく標本化時点t₁及びt₂でRAM
４１が起動することが保証された時に、分周器７
１を所与の状態に復元（reset）する出力信号を
ライン５１上に生成する。

RAM４１の出力は（第４図の）ハイウエイ４
４を経由して（第４図の）ラツチ回路４３に受け
渡され、其処で（第４図）のライン５５上のクロ
ツク信号の制御の下に捕捉される。ラツチ回路４
３の出力は（第４図の）ハイウエイ４６を経由し
て（第４図の）デイジタル・アナログ・コンバー
タDAC４５に受け渡され、ライン１１を経由し
て減算回路５（第６図）に与えられるために其処
でアナログ信号に変換される。ラツチ回路４３の
出力は（第４図の）ハイウエイ４８を経由して
（第４図の）加算回路４７の第１組の入力点に受
け渡される。

DAC４５からライン１１上に現れる信号であ
るエコー・レプリカ（echo replica）は、減算器
８０でライン９上の受信信号から減算される。減
算器８０の出力は、標本化及び保持回路８１に与
えられる。該標本化及び保持回路はライン５８上
のクロツク信号の制御の下に動作する。標本化及
び保持回路８１の出力は、低域通過フイルタ８２
及びライン１０を経由して、（第４図の）受信機
２与えられ、また比較器８３の一方の入力点にも
与えられる。比較器８３のもう一方の入力点には
信号発生器８４の出力が接続されて、比較器８３
の出力の状態はラツチ８５によつて捕捉される
が、それは遅延回路８６で遅延させられたライン
５８上のクロツク信号により定まる時点において
である。

ラツチ８５の出力は、ライン１２を経由して
（第４図の）加算回路４７の第２組の入力点に与
えられて、該加算回路に出力を生成させるが、そ
の出力というのは、比較器８３の出力がラツチ８
５に計時入力された時点において標本化及び保持
回路８１の出力が信号発生器８４の出力に較べて
大きいか小さいかに依存して、加算回路４７の第
１組の入力点上の数を１だけ増したか減らしたか
に等しいものである。

上述した種々の動作のタイミングは次の通りで
ある。クロツクサイクルの開始時にランダムアク
セスメモリ４１がアドレス指定され、このメモリ
の出力は第１遅延時間後にラツチ回路４３によつ
て捕捉され、アドレス指定されたデータとしてハ
イウエイ４４上に送出することができる。第２遅
延時間後に減算器８０の出力がサンプル・ホール
ド回路８１によつて捕捉され、この第２遅延時間
はデイジタル・アナログ・コンバータ４５がラツ
チ回路４３からのデイジタル複製エコー信号をア
ナログ信号に変換し、かつ減算器８０がこれに対
処できる充分な時間とする。比較器８３がサンプ
ル・ホールド回路８１および信号発生器８４の出
力を比較するための第３遅延時間後に、比較器８
３の出力がラツチ回路８５によつて捕捉される。
その場合加算回路４７はその第１入力端子におけ
るデータを１だけ増大または減少したデータを出
力端子に発生し、これがランダムアクセスメモリ
４１に読込まれる。この最後の動作はアドレス期
間に際し即ち瞬時t₁およびt₂の間に完了させてラ
ンダムアクセスメモリ４１のアドレス指定を簡単
にするのが好適である。

第４図に示したエコーキヤンセラーは本発明の
範囲内で種々の変形が可能である。例えば、他の
適応アルゴリズムを使用することができ、そのあ
るものが前述したN.A.M.Verhoeckx等による論
文に一部が記載されている。また上記論文に記載
されているように、エコーキヤンセラーは、図示
のアナログ減算に代え、デイジタル減算またはサ
ンプリング・データ減算を使用する構成とするこ
ともできる。

以上、本発明の実施例をルツク・アツプ・テー
ブル式エコーキヤンセラーにつき詳細に説明した
が、これはトランスバーサル・フイルタ式エコー
キヤンセラーにも適用することができる。しか
し、t₁およびt₂如き順次のサンプリング瞬時に誤
りを修正する場合処理速度に対する要件を軽減す
るため、減算回路の出力を、適応手段に供給する
以前に蓄積して各修正動作が１ビツト周期の半分
にわたり行われるようにする必要がある。

【図面の簡単な説明】

第１図は、通信システムで用いる本発明による
送信機／受信機を、概念的に示すブロツク図であ
り、第２図は、論理“１”及び論理“０”という
２値（ａ binary one and binary zero）に対
応するWAL２符号を表す図であり、第３図は、
WAL２符号により符号化された受信信号から生
成されたアイ図形を示す図であり、第４図は、第
１図に示す送信機／受信機で使用するのに適した
エコー・キヤンセラーの実施例、及びその送信機
と受信機への接続を示す図であり、第５図は、第
４図に示すエコー・キヤンセラーに用いられるア
ドレス発生器の実施例を示す図であり、第６図
は、第４図のエコー・キヤンセラーに用いられる
減算回路の実施例を示す図である。第７図は、第
５図に示すラインCE上のチツプ・イネイブル信
号と第３図に示すアイ図形との相互関係を説明す
る図である。 １……送信機、２……受信機、３……ハイブリ
ツド回路網、４……エコーキヤンセラー、５……
減算回路、８……伝送路、４０……アドレス発生
器、４１……ランダムアクセスメモリ、４３……
ラツチ回路、４５……Ｄ／Ａコンバータ、４７…
…加算回路、５０……不確定検出器、５２……ク
ロツク信号発生器、５４，５６……遅延回路、７
０……４ビツト・シフトレジスタ、７１……分周
器、８０……減算器、８１……サンプル・ホール
ド回路、８２……低域通過フイルタ、８３……比
較器、８４……信号発生器、８５……ラツチ回
路、８６……遅延回路。

Claims (1)

1. 【特許請求の範囲】 １ シンボル周波数の両側に１つずつ位置する２
   つの側波帯を有する電力対周波数スペクトルを持
   ち、またエコー・キヤンセラーを含む送信機／受
   信機を有するデータ信号用のデイジタル・デユプ
   レツクス通信システムであつて、 受信した信号は、その間中はデータが有効であ
   るところの１番目の時間間隔とその間中はデータ
   が無効であるところの２番目の時間間隔とを、各
   シンボル周期中に有し、また、受信した信号は、
   １番目の時間間隔中の１番目の標本化時点と２番
   目の時間間隔中の２番目の標本化時点とで標本化
   され、 データは、１番目の標本化時点での標本化され
   た信号から復号化されて成るデイジタル・デユプ
   レツクス通信システムにおいて、 エコー・キヤンセラーは、受信した信号が２番
   目の時間間隔中に標本化される時には不動作とな
   ることを特徴とするデイジタル・デユプレツクス
   通信システム。 ２ 受信した信号は、各シンボル周期中に４回標
   本化され、 ３番目の標本化時点は、１番目の時間間隔と２
   番目の時間間隔との間の、信号の０交差点に対応
   し、 ４番目の標本化時点は、あるシンボル周期の２
   番目の時間間隔とその次のシンボル周期の１番目
   の時間間隔との間の、信号の０交差点に対応し、 エコー・キヤンセラーは、２番目の標本化時点
   と４番目の標本化時点とでは不動作となることを
   特徴とする特許請求の範囲第１項に記載のデイジ
   タル・デユプレツクス通信システム。 ３ エコー・キヤンセラーは、ルツク・アツプ・
   テーブル式のものであることを特徴とする特許請
   求の範囲第１項または第２項に記載のデイジタ
   ル・デユプレツクス通信システム。 ４ ルツク・アツプ・テーブルのアドレス部分に
   おけるメモリ内容は、残留エコーの符号に依存し
   て、１だけ増加又は減少することを特徴とする特
   許請求の範囲第３項に記載のデイジタル・デユプ
   レツクス通信システム。