JPH04633A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH04633A JPH04633A JP2101928A JP10192890A JPH04633A JP H04633 A JPH04633 A JP H04633A JP 2101928 A JP2101928 A JP 2101928A JP 10192890 A JP10192890 A JP 10192890A JP H04633 A JPH04633 A JP H04633A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- switch
- output
- outputs
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル化された入力信号のデータレベルを比
較することで入力信号の振幅ピーク値を検出する信号処
理装置に関する。
較することで入力信号の振幅ピーク値を検出する信号処
理装置に関する。
従来の技術
近年、信号処理装置にデジタル技術が導入され、映像ま
たは音声信号がデジタル処理されている。
たは音声信号がデジタル処理されている。
従来、入力信号のピーク値を検出する場合には、アナロ
グ信号の状態でアナログ素子の構成で行なっていた。
グ信号の状態でアナログ素子の構成で行なっていた。
発明が解決しようとする課題
このような従来の信号処理装置では、アナログ的にピー
ク検出を行なっているため、デジタル信号処理回路と接
続する場合にはアナログピーク検出回路が必要であり、
さらにアナログ素、子の温度特性などのバラツキにより
、入力信号の振幅ピーク値を正確に測定することが困難
であるという欠点を有していた。
ク検出を行なっているため、デジタル信号処理回路と接
続する場合にはアナログピーク検出回路が必要であり、
さらにアナログ素、子の温度特性などのバラツキにより
、入力信号の振幅ピーク値を正確に測定することが困難
であるという欠点を有していた。
本発明は上記課題を解決するもので、入力アナログ信号
をデジタル変換した後、データレベルより入力信号のピ
ークを検出することができる信号処理装置を提供するこ
とを目的とする。
をデジタル変換した後、データレベルより入力信号のピ
ークを検出することができる信号処理装置を提供するこ
とを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、アナログ信号をデ
ジタル変換した第1のデジタルデータを入力して第2の
デジタルデータを出力する信号処理装置において、前記
第1のデジタルデータと前記第2のデジタルデータを入
力して、それぞれのデジタルデータの与えるアナログ値
の大きさを比較して第1の制御信号と第2の制御信号を
出力する比較回路と、前記第1の制御信号で前記第1の
デジタルデータと前記第2のデジタルデータを切り換え
て出力する第1の切換器と、前記第2の制御信号で前記
第1の切換器の出力と前記第2のデジタルデータを切り
換えて出力する第2の切換器と、前記第2の切換器の出
力を入力して前記比較回路の次の比較作業の終了まで保
持して前記第2のデジタルデータとして出力する保持回
路を設け、前記第1の制御信号は前記第1と第2のデジ
タルデータの与えるアナログ値の大きい方のデジタルデ
ータを前記第1の切換器から出力するように制御するも
のとし、前記第2の制御信号は、前記第1の切換器のデ
ジタルデータ出力と前記第2のデジタルデータの与える
アナログ値が等しいときは前記第2のデジタルデータを
、等しくないときは前記第2の切換器の出力を、前記第
2の切換器が出力するように制御するものとする信号処
理装置とする。
ジタル変換した第1のデジタルデータを入力して第2の
デジタルデータを出力する信号処理装置において、前記
第1のデジタルデータと前記第2のデジタルデータを入
力して、それぞれのデジタルデータの与えるアナログ値
の大きさを比較して第1の制御信号と第2の制御信号を
出力する比較回路と、前記第1の制御信号で前記第1の
デジタルデータと前記第2のデジタルデータを切り換え
て出力する第1の切換器と、前記第2の制御信号で前記
第1の切換器の出力と前記第2のデジタルデータを切り
換えて出力する第2の切換器と、前記第2の切換器の出
力を入力して前記比較回路の次の比較作業の終了まで保
持して前記第2のデジタルデータとして出力する保持回
路を設け、前記第1の制御信号は前記第1と第2のデジ
タルデータの与えるアナログ値の大きい方のデジタルデ
ータを前記第1の切換器から出力するように制御するも
のとし、前記第2の制御信号は、前記第1の切換器のデ
ジタルデータ出力と前記第2のデジタルデータの与える
アナログ値が等しいときは前記第2のデジタルデータを
、等しくないときは前記第2の切換器の出力を、前記第
2の切換器が出力するように制御するものとする信号処
理装置とする。
作用
本発明は上記した構成により、第1の切換器が入力のデ
ジタルデータ(第1のデジタルデータ)と出力のデジタ
ルデータ(第2のデジタルデータ)との大きい方を出力
し、第2の切換器で前回の比較で得た第2の出力と置き
換え(前回のものと同じなら据え置<)、保持回路でそ
れ−を保持する。
ジタルデータ(第1のデジタルデータ)と出力のデジタ
ルデータ(第2のデジタルデータ)との大きい方を出力
し、第2の切換器で前回の比較で得た第2の出力と置き
換え(前回のものと同じなら据え置<)、保持回路でそ
れ−を保持する。
実施例
以下、本発明の一実施例の信号処理装置について、図面
を参照しながら説明する。
を参照しながら説明する。
第1図は本発明の一実施例の信号処理装置の構成を示す
ブロック図である。図において、1はデジタル信号入力
端子、2は2つの入力データXとyのレベルを比較する
比較回路、3と4はその入力端Sの入力の状態によって
出力端Yに出力されるデータをA入力またはS入力に切
り換える切換器、5は切換器4からのデータを保持する
ための保持回路、6は入力データの振幅ピーク値を出力
する出力端子、7はシステムクロックである。
ブロック図である。図において、1はデジタル信号入力
端子、2は2つの入力データXとyのレベルを比較する
比較回路、3と4はその入力端Sの入力の状態によって
出力端Yに出力されるデータをA入力またはS入力に切
り換える切換器、5は切換器4からのデータを保持する
ための保持回路、6は入力データの振幅ピーク値を出力
する出力端子、7はシステムクロックである。
上記構成要素を第1図に示す接続で構成した実施例の信
号処理装置について、以下その構成要素相互の関係と動
作を説明する。まず、デジタル信号入力端子1に第2図
に示す波形のサンプル値A、B、C・・・・・・に対応
するデジタルデータが入力される場合を考える。第2図
は、デジタル変換されたデジタルデータに対応するアナ
ログ信号の波形である。
号処理装置について、以下その構成要素相互の関係と動
作を説明する。まず、デジタル信号入力端子1に第2図
に示す波形のサンプル値A、B、C・・・・・・に対応
するデジタルデータが入力される場合を考える。第2図
は、デジタル変換されたデジタルデータに対応するアナ
ログ信号の波形である。
デジタル入力端子1に入力されるデータが、第2図のB
点とすれば、比較回路2のy入力にはB時点以前のデー
タが入力されており、今それをA点のデータとしておく
。比較回路2では、X入力のデータとy入力のデータと
をレベル比較する。
点とすれば、比較回路2のy入力にはB時点以前のデー
タが入力されており、今それをA点のデータとしておく
。比較回路2では、X入力のデータとy入力のデータと
をレベル比較する。
このとき、x>yの場合には、切換器3の出力Yには切
換器3のA入力が出力され、x<yの場合には、切換器
3の出力Yには、切換器3のS入力が出力されるように
比較回路2のa出力と切換器3のS入力との関係を保つ
構成とする。したがって、切換器3の出力は入力Xとy
の大きい方の入力を出力し、第2図のA点とB点との比
較結果では、切換器3のY出力には、B点のデータレベ
ルが出力される。切換器4の動作は、比較回路2の出力
結果すによりx=yの場合に切換器4のY出力には、切
換器4のB入力が出力され、x+yの場合に切換器4の
Y出力には、切換器4のA入力が出力されるように比較
回路2のb出力と切換器4のS入力との関係を保つ回路
構成とする。DFF5は、切換器4のデータを次の比較
結果が出るまで、データを保持する。
換器3のA入力が出力され、x<yの場合には、切換器
3の出力Yには、切換器3のS入力が出力されるように
比較回路2のa出力と切換器3のS入力との関係を保つ
構成とする。したがって、切換器3の出力は入力Xとy
の大きい方の入力を出力し、第2図のA点とB点との比
較結果では、切換器3のY出力には、B点のデータレベ
ルが出力される。切換器4の動作は、比較回路2の出力
結果すによりx=yの場合に切換器4のY出力には、切
換器4のB入力が出力され、x+yの場合に切換器4の
Y出力には、切換器4のA入力が出力されるように比較
回路2のb出力と切換器4のS入力との関係を保つ回路
構成とする。DFF5は、切換器4のデータを次の比較
結果が出るまで、データを保持する。
したがって、出力端子6には、入力信号の最大振幅デー
タが出力されることになる。第2図では、F点のデータ
が出力端子6から出力される。
タが出力されることになる。第2図では、F点のデータ
が出力端子6から出力される。
このように本発明の実施例の信号処理装置によれば、ア
ナログ信号をA/D変換したデジタルデータを入力し、
デジタルデータで比較回路で前回に比較したデジタルデ
ータと比較して、大きい方を保持し、次のデジタルデー
タ入力と比較することを連続操作することで、信号のピ
ーク値をデジタル的に検出することができる。
ナログ信号をA/D変換したデジタルデータを入力し、
デジタルデータで比較回路で前回に比較したデジタルデ
ータと比較して、大きい方を保持し、次のデジタルデー
タ入力と比較することを連続操作することで、信号のピ
ーク値をデジタル的に検出することができる。
発明の効果
以上の実施例から明らかなように、本発明はアナログ信
号をデジタル変換した第1のデジタルデータを入力して
第2のデジタルデータを出力する信号処理装置において
、前記第1のデジタルデータと前記第2のデジタルデー
タを入力して、それぞれのデジタルデータの与えるアナ
ログ値の大きさを比較して第1の制御信号と第2の制御
信号を出力する比較回路と、前記第1の制御信号で前記
第1のデジタルデータと前記第2のデジタルデータを切
り換えて出力する第1の切換器と、前記第2の制御信号
で前記第1の切換器の出力と前記第2のデジタルデータ
を切り換えて出力する第2の切換器と、前記第2の切換
器の出力を入力して前記比較回路の次の比較作業の終了
まで保持して前記第2のデジタルデータとして出力する
保持回路を設け、前記第1の制御信号は前記第1と第2
のデジタルデータの与えるアナログ値の大きい方のデジ
タルデータを前記第1の切換器から出力するように制御
するものとし、前記第2の制御信号は、前記第1の切換
器のデジタルデータ出力と前記第2のデジタルデータの
与えるアナログ値が等しいときは前記第2のデジタルデ
ータを、等しくないときは前記第2の切換器の出力を、
前記第2の切換器が出力するように制御するものとする
信号処理装置とすることにより、デジタルデータの状態
で信号のピーク値を検出することができ、デジタル的に
信号処理を行なう信号処理値、置にアナログのピーク値
検出回路を設ける必要がなくなる効果がある。
号をデジタル変換した第1のデジタルデータを入力して
第2のデジタルデータを出力する信号処理装置において
、前記第1のデジタルデータと前記第2のデジタルデー
タを入力して、それぞれのデジタルデータの与えるアナ
ログ値の大きさを比較して第1の制御信号と第2の制御
信号を出力する比較回路と、前記第1の制御信号で前記
第1のデジタルデータと前記第2のデジタルデータを切
り換えて出力する第1の切換器と、前記第2の制御信号
で前記第1の切換器の出力と前記第2のデジタルデータ
を切り換えて出力する第2の切換器と、前記第2の切換
器の出力を入力して前記比較回路の次の比較作業の終了
まで保持して前記第2のデジタルデータとして出力する
保持回路を設け、前記第1の制御信号は前記第1と第2
のデジタルデータの与えるアナログ値の大きい方のデジ
タルデータを前記第1の切換器から出力するように制御
するものとし、前記第2の制御信号は、前記第1の切換
器のデジタルデータ出力と前記第2のデジタルデータの
与えるアナログ値が等しいときは前記第2のデジタルデ
ータを、等しくないときは前記第2の切換器の出力を、
前記第2の切換器が出力するように制御するものとする
信号処理装置とすることにより、デジタルデータの状態
で信号のピーク値を検出することができ、デジタル的に
信号処理を行なう信号処理値、置にアナログのピーク値
検出回路を設ける必要がなくなる効果がある。
第1図は本発明の一実施例の信号処理装置の構成を示す
ブロック図、第2図は本発明の一実施例の信号処理装置
の波形図である。 1・・・・・・第1のデジタルデータ入力端、2・・・
・・・比較回路、3・・・・・・第1の切り換え回路、
4・・・・・・第2の切り換え回路、5・・・・・・保
持回路、6・・・・・・第2のデジタルデータ出力端、
8・・・・・・第1の制御信号、9・・・・・・第2の
制御信号。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 ylのテ°ダタルテ“ニタ入力i 比中交回路 嬉Iの切1灸回路 第2のt1炎回路 保持口Sδ 第2のデン°°グルテ°ニタ七力□Ω1論第1の制御信
号 第20早’171イ言号
ブロック図、第2図は本発明の一実施例の信号処理装置
の波形図である。 1・・・・・・第1のデジタルデータ入力端、2・・・
・・・比較回路、3・・・・・・第1の切り換え回路、
4・・・・・・第2の切り換え回路、5・・・・・・保
持回路、6・・・・・・第2のデジタルデータ出力端、
8・・・・・・第1の制御信号、9・・・・・・第2の
制御信号。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 ylのテ°ダタルテ“ニタ入力i 比中交回路 嬉Iの切1灸回路 第2のt1炎回路 保持口Sδ 第2のデン°°グルテ°ニタ七力□Ω1論第1の制御信
号 第20早’171イ言号
Claims (1)
- アナログ信号をデジタル変換した第1のデジタルデータ
を入力して第2のデジタルデータを出力する信号処理装
置において、前記第1のデジタルデータと前記第2のデ
ジタルデータを入力して、それぞれのデジタルデータの
与えるアナログ値の大きさを比較して第1の制御信号と
第2の制御信号を出力する比較回路と、前記第1の制御
信号で前記第1のデジタルデータと前記第2のデジタル
データを切り換えて出力する第1の切換器と、前記第2
の制御信号で前記第1の切換器の出力と前記第2のデジ
タルデータを切り換えて出力する第2の切換器と、前記
第2の切換器の出力を入力して前記比較回路の次の比較
作業の終了まで保持して前記第2のデジタルデータとし
て出力する保持回路を設け、前記第1の制御信号は前記
第1と第2のデジタルデータの与えるアナログ値の大き
い方のデジタルデータを前記第1の切換器から出力する
ように制御するものとし、前記第2の制御信号は、前記
第1の切換器のデジタルデータ出力と前記第2のデジタ
ルデータの与えるアナログ値が等しいときは前記第2の
デジタルデータを、等しくないときは前記第2の切換器
の出力を、前記第2の切換器が出力するように制御する
手段を有する信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101928A JPH04633A (ja) | 1990-04-18 | 1990-04-18 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101928A JPH04633A (ja) | 1990-04-18 | 1990-04-18 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04633A true JPH04633A (ja) | 1992-01-06 |
Family
ID=14313576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101928A Pending JPH04633A (ja) | 1990-04-18 | 1990-04-18 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04633A (ja) |
-
1990
- 1990-04-18 JP JP2101928A patent/JPH04633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04633A (ja) | 信号処理装置 | |
| JP2836428B2 (ja) | ノックセンサの信号処理装置 | |
| JPS592431A (ja) | アナログ・デイジタル変換器 | |
| JPS62144220A (ja) | 静電容量式キ−ボ−ドスイツチ | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JP2554471Y2 (ja) | デジタルオシロスコープ | |
| JP2888264B2 (ja) | ピークサンプル出力回路 | |
| JPS63299577A (ja) | クランプ装置 | |
| JPH06152421A (ja) | A/d変換装置 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH04117731A (ja) | アナログ入力信号線の断線検出装置 | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JPS6349823A (ja) | マイクロコンピユ−タ | |
| JPH02244202A (ja) | 調節装置 | |
| JPS63166375A (ja) | 自動利得制御回路 | |
| JPH03212090A (ja) | パイロット信号挿入装置 | |
| JPS58214863A (ja) | アナログ電圧検出装置 | |
| JPS63164768A (ja) | クランプ回路 | |
| JPS5923855U (ja) | デイジタル制御装置のプログラム暴走対策回路 | |
| JPH04120676A (ja) | A/dコンバータシステム | |
| JPH04274618A (ja) | 逐次比較型a/d変換装置 | |
| JPH02285804A (ja) | ディジタル自動利得制御装置 | |
| JPS60167527A (ja) | A/d変換回路 | |
| JPH0469697A (ja) | ディジタル入力装置 |