JPH0464276A - スルーホールの形成方法 - Google Patents

スルーホールの形成方法

Info

Publication number
JPH0464276A
JPH0464276A JP17803990A JP17803990A JPH0464276A JP H0464276 A JPH0464276 A JP H0464276A JP 17803990 A JP17803990 A JP 17803990A JP 17803990 A JP17803990 A JP 17803990A JP H0464276 A JPH0464276 A JP H0464276A
Authority
JP
Japan
Prior art keywords
hole
electroless plating
inner periphery
plating
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17803990A
Other languages
English (en)
Inventor
Mitsuhiro Hoshii
星井　光博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP17803990A priority Critical patent/JPH0464276A/ja
Publication of JPH0464276A publication Critical patent/JPH0464276A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は電子回路を構成するスルーホール基板におけ
るスルーホールの形成方法に関するものである。
〈従来の技術〉 従来のスルーホール基板の製造は、第９図のように、基
板１の所定の箇所にスルーホール２を設け、この基板１
の上に導体ペーストを用いてスクリーン印刷により所定
の配線パターン３の印刷を施すと同時に、基板１の下か
ら真空吸引して導体ペーストをスルーホール２の内部に
引き込んで、その壁面に金属厚膜４を形成する。
その後、該基板１を焼成して配線パターン３やスルーホ
ール２内の金属厚膜４を固着させる。
〈発明が解決しようとする課題〉 上記のような従来の方法は高度な印刷技術が必要である
ため製造コストが高くなる。基板に設けるスルーホール
の数が多いと導体ペーストを完全に塗布できなかったり
、スルーホールの上下端の角ａの部分が薄くなり、焼成
後や温度サイクル後にエツジ割れが発生する等の問題が
ある。
〈課題を解決するための手段〉 この発明は、上記のような課題を解決するためになされ
たもので、基板にスルーホールを設け、このスルーホー
ルの内周及び上下の周囲面を除いて基板の上下面にメッ
キレジスト層を設け、次にスルーホールの内周及び上下
の周囲面に無電解メッキ工程での通常の前処理を行なっ
て触媒付与を施し、その後無電解メッキを施すことによ
り、該スルーホールを無電解メッキにより埋めるスルー
ホールの形成方法を採用したものである。
又、上記の工程において、スルーホールの内周及び上下
の周囲面に無電解メッキを施した後、スルーホールの内
周を電解メッキにより埋めるスルーホールの形成方法を
も採用したものである。
〈実施例〉 以下、この発明の実施例を添付図面に基づいて説明する
。
第１図において、１１はハイブリッド基板で、比較的硬
くて分厚いアルミナ基板或はグリーンシートのようなも
のである。このような基板１１の所定の位置にスルーホ
ール１２を形成する。
このスルーホール１２の直径は０．１５ｍｍφ以下とす
る。
そして、このスルーホール１２の内周及び上下の周囲面
を除いて基板の上下面に第２図のようにメッキレジスト
層１３を設ける。
次に、スルーホール１２の内周及び上下の周囲面に無電
解メッキ工程での通常の前処理を行なって第３図のよう
に触媒付与１４を施す。
その後に無電解メッキを施すが、このメッキは、該スル
ーホール１２が第４図のように無電解メッキで埋まるま
で行なう。
上記のようにスルーホール１２を無電解メッキ１５で埋
めたのち、第５図のようにレジスト層１３を除去する。
又、スルーホール１２の直径を０．１５ｍｍφ以上とし
、無電解メッキ１５を第６図の状態で止め、次にスルー
ホール１２の内周を第７図のように電解メッキ１６によ
り埋め、その後レジスト層１３を除去して第８図の状態
にする場合もある。
〈発明の効果〉 この発明は上記のように、基板にスルーホールを設け、
このスルーホールの内周及び上下の周囲面を除いて基板
の上下面にメッキレジスト層を設け、次にスルーホール
の内周及び上下の周囲面に無電解メッキ工程での通常の
前処理を行なって触媒付与を施し、その後無電解メッキ
を施すことにより、該スルーホールを無電解メッキによ
り埋めるものであるから、成形方性は従来の印刷方法よ
り簡単で、スルーホールの個数の影響を受けない。又、
スルーホール内が完全に埋められているため、熱収縮に
よるエツジ割れや内部割れは生じない。スルーホール径
を小径にすることができ、部品実装密度が向上する等の
効果がある。
【図面の簡単な説明】
第１図乃至第５図はこの発明方法の第１の実施例を示す
工程別断面図、第６図乃至第８図は第２の実施例を示す
工程別縦断面図、第９図は従来例を示す縦断面図である
。

Claims (2)

    【特許請求の範囲】
  1. （１）基板にスルーホールを設け、このスルーホールの
    内周及び上下の周囲面を除いて基板の上下面にメッキレ
    ジスト層を設け、次にスルーホールの内周及び上下の周
    囲面に無電解メッキ工程での通常の前処理を行なって触
    媒付与を施し、その後無電解メッキを施すことにより、
    該スルーホールを無電解メッキにより埋めることを特徴
    とするスルーホールの形成方法。
  2. （２）基板にスルーホールを設け、該スルーホールの内
    周及び上下の周囲面を除いて基板の上下面にメッキレジ
    スト層を設け、次にスルーホールの内周及び上下の周囲
    面に無電解メッキ工程での通常の前処理を行なって触媒
    付与を施し、その後スルーホールの内周及び上下の周囲
    面に無電解メッキを施した後、スルーホールの内周を電
    解メッキにより埋めることを特徴とするスルーホール形
    成方法。
JP17803990A 1990-07-04 1990-07-04 スルーホールの形成方法 Pending JPH0464276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17803990A JPH0464276A (ja) 1990-07-04 1990-07-04 スルーホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17803990A JPH0464276A (ja) 1990-07-04 1990-07-04 スルーホールの形成方法

Publications (1)

Publication Number Publication Date
JPH0464276A true JPH0464276A (ja) 1992-02-28

Family

ID=16041522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17803990A Pending JPH0464276A (ja) 1990-07-04 1990-07-04 スルーホールの形成方法

Country Status (1)

Country Link
JP (1) JPH0464276A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007007056A (ja) * 2005-06-29 2007-01-18 Bamhaus Co Ltd 立食用容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007007056A (ja) * 2005-06-29 2007-01-18 Bamhaus Co Ltd 立食用容器

Similar Documents

Publication Publication Date Title
JPH10190192A (ja) 印刷回路板製造プロセス
JP2767312B2 (ja) プリント配線板における電磁波シールド層とアース回路の接続方法
JP2000299560A (ja) セラミック回路板の製造方法
JPH0464276A (ja) スルーホールの形成方法
JPH043676B2 (ja)
TW200835411A (en) Circuit structure and process thereof
JPS5893300A (ja) 多層プリント板の製造方法
JPH03181195A (ja) 配線基板の製造方法
JPH05299836A (ja) プリント配線板およびその製造方法
JPS61264783A (ja) プリント配線板とその製造方法
JPH05327189A (ja) プリント配線基板の製造方法
JPH08288644A (ja) プリント基板の製造方法
JPH02166792A (ja) 多層スルーホールおよびその形成方法
JPH0749823Y2 (ja) 回路基板
JPS613494A (ja) プリント板製造方法
JPS60180190A (ja) 厚膜回路基板の製造方法
JPS63224292A (ja) プリント基板の製造方法
JPH01302894A (ja) 多層配線板の製造方法
JPS59225590A (ja) 高密度多層配線基板
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH01217994A (ja) 印刷配線板
JPH0478197A (ja) プリント配線板の製造方法
JPS6388889A (ja) 両面印刷基板およびその製造法
JPS6377195A (ja) 金属芯プリント基板およびその製造方法
JPS61281587A (ja) 回路配線基板の製造方法