JPH0465529B2 - - Google Patents
Info
- Publication number
- JPH0465529B2 JPH0465529B2 JP58091177A JP9117783A JPH0465529B2 JP H0465529 B2 JPH0465529 B2 JP H0465529B2 JP 58091177 A JP58091177 A JP 58091177A JP 9117783 A JP9117783 A JP 9117783A JP H0465529 B2 JPH0465529 B2 JP H0465529B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- collector regions
- lateral
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はラテラル型トランジスタ、特に半導体
集積回路に組み込むラテラル型トランジスタの改
良に関する。
集積回路に組み込むラテラル型トランジスタの改
良に関する。
(ロ) 従来技術
第１図に従来のマルチコレクタを有するラテラ
ル型トランジスタを示す。１はＰ型半導体基板上
に積層されたＮ型エピタキシヤル層を島状にPN
分離されて形成される島領域であり、ラテラル型
トランジスタのベース領域となる。２はP+型の
エミツタ領域、３，４はP+型の第１および第２
コレクタ領域である。５はベース領域１のオーミ
ツク接触を得るためのN+型のコンタクト領域で
ある。
ル型トランジスタを示す。１はＰ型半導体基板上
に積層されたＮ型エピタキシヤル層を島状にPN
分離されて形成される島領域であり、ラテラル型
トランジスタのベース領域となる。２はP+型の
エミツタ領域、３，４はP+型の第１および第２
コレクタ領域である。５はベース領域１のオーミ
ツク接触を得るためのN+型のコンタクト領域で
ある。
斯上したマルチコレクタを有するラテラル型ト
ランジスタはエミツタ領域２の周囲を第１および
第２のコレクタ領域３，４で取り囲み、第１およ
び第２のコレクタ領域３，４のエミツタ領域２を
囲む周囲長比で電流比を決定する。たとえば第１
および第２のコレクタ領域３，４ののパターンを
１：１に形成すると、そのコレクタ電流比も１：
１となる。これによりコレクタ電流をマルチコレ
クタのパターン比で所望の比に分割できることが
できる。
ランジスタはエミツタ領域２の周囲を第１および
第２のコレクタ領域３，４で取り囲み、第１およ
び第２のコレクタ領域３，４のエミツタ領域２を
囲む周囲長比で電流比を決定する。たとえば第１
および第２のコレクタ領域３，４ののパターンを
１：１に形成すると、そのコレクタ電流比も１：
１となる。これによりコレクタ電流をマルチコレ
クタのパターン比で所望の比に分割できることが
できる。
しかしながら従来のマルチコレクタを有するラ
テラル型トランジスタでは、第１および第２のコ
レクタ領域３，４の離間した部分にエミツタ領域
２より注入されたホールは空乏層がより拡がつて
いるコレクタ領域３，４に多く吸収されるので、
第１および第２のコレクタ領域３，４の電位差に
より電流比が変化し、正確な電流比を維持できな
い欠点があつた。
テラル型トランジスタでは、第１および第２のコ
レクタ領域３，４の離間した部分にエミツタ領域
２より注入されたホールは空乏層がより拡がつて
いるコレクタ領域３，４に多く吸収されるので、
第１および第２のコレクタ領域３，４の電位差に
より電流比が変化し、正確な電流比を維持できな
い欠点があつた。
(ハ) 発明の目的
本発明は斯る欠点に鑑みてなされ、従来の欠点
を大巾に改善したマルチコレクタを有するラテラ
ル型トランジスタを提供することにある。
を大巾に改善したマルチコレクタを有するラテラ
ル型トランジスタを提供することにある。
(ニ) 発明の構成
本発明に依るラテラル型トランジスタは第２図
に示す如く、ベース領域１１と、ベース領域１１
表面に設けられたエミツタ領域１２と、エミツタ
領域１２を取り囲む複数個のコレクタ領域１３，
１４と、コレクタ領域１３，１４間に設けた高濃
度拡散領域１６より構成されている。
に示す如く、ベース領域１１と、ベース領域１１
表面に設けられたエミツタ領域１２と、エミツタ
領域１２を取り囲む複数個のコレクタ領域１３，
１４と、コレクタ領域１３，１４間に設けた高濃
度拡散領域１６より構成されている。
(ホ) 実施例
第２図に本発明によるマルチコレクタを有する
ラテラル型トランジスタを示す。
ラテラル型トランジスタを示す。
１１はＰ型半導体基板上に積層されたＮ型のエ
ピタキシヤル層を島状にPN分離されて形成され
る島領域であり、ラテラル型トランジスタのベー
ス領域を形成する。１２はP+型のエミツタ領域、
１３，１４はP+型の第１および第２のコレクタ
領域であり、共に同時に選択拡散して形成され
る。１５はベース領域１１にオーミツク接触を得
るためのN+型のコンタクト領域である。エミツ
タ領域１２、第１および第２のコレクタ領域１
３，１４およびベースコレクタ領域１５には夫々
斜線で示す部分にコンタクトを形成している。
ピタキシヤル層を島状にPN分離されて形成され
る島領域であり、ラテラル型トランジスタのベー
ス領域を形成する。１２はP+型のエミツタ領域、
１３，１４はP+型の第１および第２のコレクタ
領域であり、共に同時に選択拡散して形成され
る。１５はベース領域１１にオーミツク接触を得
るためのN+型のコンタクト領域である。エミツ
タ領域１２、第１および第２のコレクタ領域１
３，１４およびベースコレクタ領域１５には夫々
斜線で示す部分にコンタクトを形成している。
１６は本発明の最も特徴とする点でN+型の高
濃度拡散領域である。この拡散領域１６はベース
コンタクト領域１５と同時に拡散形成され、Ｕ字
状の第１および第２のコレクタ領域１３，１４の
離間する部分に配置されている。拡散領域１６は
第１および第２コレクタ領域１３，１４から拡が
る空乏層をここで停止させる働きを有し、第１お
よび第２のコレクタ領域１３，１４の電位差によ
る空乏層の拡がりの差を最少限にとどめることに
意義がある。
濃度拡散領域である。この拡散領域１６はベース
コンタクト領域１５と同時に拡散形成され、Ｕ字
状の第１および第２のコレクタ領域１３，１４の
離間する部分に配置されている。拡散領域１６は
第１および第２コレクタ領域１３，１４から拡が
る空乏層をここで停止させる働きを有し、第１お
よび第２のコレクタ領域１３，１４の電位差によ
る空乏層の拡がりの差を最少限にとどめることに
意義がある。
具体的に高濃度拡散領域１６は隣接する第１お
よび第２のコレクタ領域１３，１４より約7μm程
度離間させ、且つ第１および第２のコレクタ領域
１３，１４の巾より約5μm程度巾広く形成され
る。これは空乏層を有効に規制するためである。
よび第２のコレクタ領域１３，１４より約7μm程
度離間させ、且つ第１および第２のコレクタ領域
１３，１４の巾より約5μm程度巾広く形成され
る。これは空乏層を有効に規制するためである。
斯上した本発明のラテラル型トランジスタに依
れば、空乏層の拡がりの差を高濃度拡散領域１６
で規制するので、第１および第２のコレクタ領域
１３，１４間に注入されるホールによつて第１お
よび第２のコレクタ領域１３，１４のコレクタ電
流の比は影響されず、パターンより決定された一
定の電流比を維持できる。
れば、空乏層の拡がりの差を高濃度拡散領域１６
で規制するので、第１および第２のコレクタ領域
１３，１４間に注入されるホールによつて第１お
よび第２のコレクタ領域１３，１４のコレクタ電
流の比は影響されず、パターンより決定された一
定の電流比を維持できる。
(ヘ) 効果
本発明に依れば高濃度拡散領域１６により、マ
ルチコレクタ領域の各々の電流比をほぼそのパタ
ーンサイズで決定できる利点を有する。この結果
回路設計をより簡単に行なえ、所定の電流比を容
易に実現できる。
ルチコレクタ領域の各々の電流比をほぼそのパタ
ーンサイズで決定できる利点を有する。この結果
回路設計をより簡単に行なえ、所定の電流比を容
易に実現できる。
第１図は従来のラテラル型トランジスタを説明
する上面図、第２図は本発明のラテラル型トラン
ジスタを説明する上面図である。 １１はベース領域、１２はエミツタ領域、１
３，１４はコレクタ領域、１５はベースコンタク
ト領域、１６は高濃度拡散領域である。
する上面図、第２図は本発明のラテラル型トラン
ジスタを説明する上面図である。 １１はベース領域、１２はエミツタ領域、１
３，１４はコレクタ領域、１５はベースコンタク
ト領域、１６は高濃度拡散領域である。
Claims (1)
- 【特許請求の範囲】 １ 一導電型のベース領域表面に形成した逆導電
型のエミツタ領域と該エミツタ領域を囲む一導電
型の複数のコレクタ領域を具備し、前記コレクタ
領域のパターン寸法で各コレクタの電流比を決定
するラテラル型トランジスタにおいて、 隣接する前記コレクタ領域間の全ての個所に、
各々のコレクタ領域から等距離となる一導電型の
高濃度拡散領域を設け、この領域において前記コ
レクタ領域からの空乏層の拡がりが等しくなるよ
うに規制することを特徴とするラテラル型トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091177A JPS59215770A (ja) | 1983-05-23 | 1983-05-23 | ラテラル型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091177A JPS59215770A (ja) | 1983-05-23 | 1983-05-23 | ラテラル型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59215770A JPS59215770A (ja) | 1984-12-05 |
| JPH0465529B2 true JPH0465529B2 (ja) | 1992-10-20 |
Family
ID=14019176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58091177A Granted JPS59215770A (ja) | 1983-05-23 | 1983-05-23 | ラテラル型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59215770A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247383A (en) * | 1975-10-13 | 1977-04-15 | Toshiba Corp | Semiconductor device |
| JPS5368984A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Transistor |
-
1983
- 1983-05-23 JP JP58091177A patent/JPS59215770A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59215770A (ja) | 1984-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| US4864379A (en) | Bipolar transistor with field shields | |
| JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JPH0465529B2 (ja) | ||
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| JPS6123669B2 (ja) | ||
| JPS6239547B2 (ja) | ||
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JP2504529B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JPH0432754Y2 (ja) | ||
| US3959809A (en) | High inverse gain transistor | |
| JP2518373B2 (ja) | バイポ―ラトランジスタ | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPS634715B2 (ja) | ||
| JP3251788B2 (ja) | Ｍｏｓ制御サイリスタ装置 | |
| JPS6331110B2 (ja) | ||
| JP2002009084A (ja) | ラテラルバイポーラトランジスタ | |
| JPH0766392A (ja) | 電界効果トランジスタ | |
| JPH0525234Y2 (ja) | ||
| JP2518880B2 (ja) | 半導体装置 | |
| JPS6132823B2 (ja) | ||
| JPS59127865A (ja) | 半導体装置 | |
| JPH0473962A (ja) | 半導体装置 |