JPH0467634B2 - - Google Patents
Info
- Publication number
- JPH0467634B2 JPH0467634B2 JP59260306A JP26030684A JPH0467634B2 JP H0467634 B2 JPH0467634 B2 JP H0467634B2 JP 59260306 A JP59260306 A JP 59260306A JP 26030684 A JP26030684 A JP 26030684A JP H0467634 B2 JPH0467634 B2 JP H0467634B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- battery
- battery voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 239000013256 coordination polymer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は、非常灯などの負荷を停電時にバツク
アツプするバツテリの電圧モニタ回路に関するも
のである。
アツプするバツテリの電圧モニタ回路に関するも
のである。
［背景技術］
この種のバツテリ電圧モニタ回路は、バツテリ
の電圧が低下すると発光ダイオードが点灯し、以
後充電によつてバツテリ電圧が回復しても発光ダ
イオードが点灯し続けて、電圧が一旦低下したこ
とを記憶するようにしたものであり、この回路を
用いてバツテリの性能チエツクを行なうには、一
定時間停電させて負荷を非常点灯させたのち再び
正常通電に戻す。このとき発光ダイオードが点灯
しておれば、そのバツテリは電圧降下が早く、既
に劣化していると判断するのである。
の電圧が低下すると発光ダイオードが点灯し、以
後充電によつてバツテリ電圧が回復しても発光ダ
イオードが点灯し続けて、電圧が一旦低下したこ
とを記憶するようにしたものであり、この回路を
用いてバツテリの性能チエツクを行なうには、一
定時間停電させて負荷を非常点灯させたのち再び
正常通電に戻す。このとき発光ダイオードが点灯
しておれば、そのバツテリは電圧降下が早く、既
に劣化していると判断するのである。
第３図は従来のバツテリ電圧モニタ回路を示し
たものである。同図において、CPは定電圧回路
RGを通して電源供給されている自己保持型電圧
比較回路で、トランジスタQ1およびQ2によつて
差動増幅器を構成し、一方のトランジスタQ1の
ベースには、バツテリ電圧を抵抗R1，R2および
R3で分圧した電圧Vb1を印加し、他方のトランジ
スタQ2のベースには基準電圧Vrefを印加してい
る。バツテリ電圧が正常である時に、 Vb1＞Vref (1) となるように抵抗R1，R2およびR3を設定してお
くと、正常時にはトランジスタQ1のみがオン状
態で、トランジスタQ2，Q3，Q4およびQ5がオフ
状態であるから、発光ダイオードLEDは消灯し
ている。次にバツテリ電圧が低下し、 Vb1＜Vref (2) となると、トランジスタQ1がオフし、トランジ
スタQ2，Q3，Q4およびQ5がオンして、LEDが点
灯する。このときフイードバツク用トランジスタ
Q4によつて分圧抵抗の一部すなわちヒステリシ
ス用抵抗R3が短絡されるので、Vb1はさらに下が
り、以後バツテリ電圧Vbが回復しても差動増幅
器は反転復帰しない。こうして電圧比較回路CP
は自己保持され、正常通電に戻つたのちもLED
は点灯し続けるのである。LEDが点灯する時の
バツテリ電圧をVonとすると、 Von＝R1＋R2＋R3／R2＋R3×Vref (3) となり、また一旦点灯したLEDが消える時のバ
ツテリ電圧をVoffとすると、 Voff＝R1＋R2／R2 ×（Vref−VCES）＋VCES (4) さて上記の従来回路においては、一旦点灯した
LEDが消灯する時のバツテリ電圧Voffがフイー
ドバツク用トランジスタQ4の飽和電圧VCESに依
存し、且つ（R1＋R2）／R2の値は通常数十倍に
とるのでその影響は大きく、したがつてトランジ
スタQ4の飽和電圧のばらつきによりヒステリシ
ス幅が大きく変動し、その設定が容易でないとい
う問題があつた。
たものである。同図において、CPは定電圧回路
RGを通して電源供給されている自己保持型電圧
比較回路で、トランジスタQ1およびQ2によつて
差動増幅器を構成し、一方のトランジスタQ1の
ベースには、バツテリ電圧を抵抗R1，R2および
R3で分圧した電圧Vb1を印加し、他方のトランジ
スタQ2のベースには基準電圧Vrefを印加してい
る。バツテリ電圧が正常である時に、 Vb1＞Vref (1) となるように抵抗R1，R2およびR3を設定してお
くと、正常時にはトランジスタQ1のみがオン状
態で、トランジスタQ2，Q3，Q4およびQ5がオフ
状態であるから、発光ダイオードLEDは消灯し
ている。次にバツテリ電圧が低下し、 Vb1＜Vref (2) となると、トランジスタQ1がオフし、トランジ
スタQ2，Q3，Q4およびQ5がオンして、LEDが点
灯する。このときフイードバツク用トランジスタ
Q4によつて分圧抵抗の一部すなわちヒステリシ
ス用抵抗R3が短絡されるので、Vb1はさらに下が
り、以後バツテリ電圧Vbが回復しても差動増幅
器は反転復帰しない。こうして電圧比較回路CP
は自己保持され、正常通電に戻つたのちもLED
は点灯し続けるのである。LEDが点灯する時の
バツテリ電圧をVonとすると、 Von＝R1＋R2＋R3／R2＋R3×Vref (3) となり、また一旦点灯したLEDが消える時のバ
ツテリ電圧をVoffとすると、 Voff＝R1＋R2／R2 ×（Vref−VCES）＋VCES (4) さて上記の従来回路においては、一旦点灯した
LEDが消灯する時のバツテリ電圧Voffがフイー
ドバツク用トランジスタQ4の飽和電圧VCESに依
存し、且つ（R1＋R2）／R2の値は通常数十倍に
とるのでその影響は大きく、したがつてトランジ
スタQ4の飽和電圧のばらつきによりヒステリシ
ス幅が大きく変動し、その設定が容易でないとい
う問題があつた。
［発明の目的］
本発明は上記の問題点に鑑み為されたものであ
り、その目的とするところは、上記ヒステリシス
幅がフイードバツク用トランジスタの飽和電圧の
ばらつきに影響されず、ヒステリシス電圧幅の設
定が容易なバツテリ電圧モニタ回路を提供するに
ある。
り、その目的とするところは、上記ヒステリシス
幅がフイードバツク用トランジスタの飽和電圧の
ばらつきに影響されず、ヒステリシス電圧幅の設
定が容易なバツテリ電圧モニタ回路を提供するに
ある。
［発明の開示］
本発明は、停電バツクアツプ用バツテリＢの電
圧低下を検出する電圧比較回路CPと、この電圧
比較回路CPの出力によつて作動する発光ダイオ
ード駆動回路DRを備えたバツテリ電圧モニタ回
路において、上記電圧比較回路CPの出力によつ
て制御されるフイードバツク用トランジスタQ4
に定電流源CS1からコレクタ電流を供給すると共
に、上記電圧比較回路CPの入力端に接続された
バツテリ電圧検出用分圧抵抗の一部すなわちヒス
テリシス用抵抗R3に、上記フイードバツク用ト
ランジスタQ4のコレクタから逆流防止用ダイオ
ードD1を介して電流を供給するようにしたもの
である。
圧低下を検出する電圧比較回路CPと、この電圧
比較回路CPの出力によつて作動する発光ダイオ
ード駆動回路DRを備えたバツテリ電圧モニタ回
路において、上記電圧比較回路CPの出力によつ
て制御されるフイードバツク用トランジスタQ4
に定電流源CS1からコレクタ電流を供給すると共
に、上記電圧比較回路CPの入力端に接続された
バツテリ電圧検出用分圧抵抗の一部すなわちヒス
テリシス用抵抗R3に、上記フイードバツク用ト
ランジスタQ4のコレクタから逆流防止用ダイオ
ードD1を介して電流を供給するようにしたもの
である。
上記のように構成すれば、LEDが点灯あるい
は消灯する時のバツテリ電圧VonあるいはVoff
がフイードバツク用トランジスタQ4の飽和電圧
Vcesに依存しなくなり、ヒステリシス電圧幅の
精度を向上することができるのである。
は消灯する時のバツテリ電圧VonあるいはVoff
がフイードバツク用トランジスタQ4の飽和電圧
Vcesに依存しなくなり、ヒステリシス電圧幅の
精度を向上することができるのである。
第１図は本発明回路の一実施例を示したもので
ある。同図において、定電圧回路RGおよびLED
駆動回路DRは従来回路と同じ構成であり、また
比較回路CPにおいて、差動増幅器Q1およびQ2の
共通エツタに定電流源CS2が接続され、この差動
増幅器の出力によつて制御されるPNPトランジ
スタQ3のコレクタ電圧が抵抗R6およびR8により
分圧されて、抵抗R7を介してフイードバツク用
トランジスタQ4のベースに加わえられると共に、
抵抗R9を介してLED駆動用トランジスタQ5に加
えられている点は、従来回路と同様である。本発
明は上記フイードバツク用トランジスタQ4に定
電流源CS1からコレクタ電流Ｉを供給し、電圧比
較回路CPの入力端に接続されているバツテリ電
圧検出用分圧抵抗の一部すなわちヒステリシス用
抵抗R3に、トランジスタQ4のコレクタからダイ
オードD1を介して電流を供給するようにしたも
のである。
ある。同図において、定電圧回路RGおよびLED
駆動回路DRは従来回路と同じ構成であり、また
比較回路CPにおいて、差動増幅器Q1およびQ2の
共通エツタに定電流源CS2が接続され、この差動
増幅器の出力によつて制御されるPNPトランジ
スタQ3のコレクタ電圧が抵抗R6およびR8により
分圧されて、抵抗R7を介してフイードバツク用
トランジスタQ4のベースに加わえられると共に、
抵抗R9を介してLED駆動用トランジスタQ5に加
えられている点は、従来回路と同様である。本発
明は上記フイードバツク用トランジスタQ4に定
電流源CS1からコレクタ電流Ｉを供給し、電圧比
較回路CPの入力端に接続されているバツテリ電
圧検出用分圧抵抗の一部すなわちヒステリシス用
抵抗R3に、トランジスタQ4のコレクタからダイ
オードD1を介して電流を供給するようにしたも
のである。
第２図は定電流源CS1の具体回路の一例を示し
たもので、電流ミラー回路MRの入力電流Iinは
定電圧Vccと入力側トランジスタQ6のベースエミ
ツタ電圧および抵抗R0によつて定電流化されて
おり、したがつて電流ミラー回路MRの出力電流
すなわち出力側トランジスタQ7のコレクタ電流
も定電流となつている。すなわち電流ミラー回路
MRは単一チツプ上にベースを共通に形成された
両トランジスタQ6およびQ7が互いに整合してお
り、出力側トランジスタQ7のベース電流は、ダ
イオード接続された入力側トランジスタQ6のベ
ース電流によつて規定されているので、両トラン
ジスタには互いにエミツタ面積比で決まる電流が
流れ、出力側の負荷抵抗の値に影響されない。こ
のようにして得られた定電流Ｉは、トランジスタ
Q4がオフの時には逆流防止用ダイオードD1を通
して抵抗R3に流れ込み、トランジスタQ4がオン
すると、この電流ＩがトランジスタQ4に流れて
抵抗R3に流れ込まなくなるので、抵抗R3の両端
電圧はトランジスタQ4の飽和電圧に関係なく変
化する。
たもので、電流ミラー回路MRの入力電流Iinは
定電圧Vccと入力側トランジスタQ6のベースエミ
ツタ電圧および抵抗R0によつて定電流化されて
おり、したがつて電流ミラー回路MRの出力電流
すなわち出力側トランジスタQ7のコレクタ電流
も定電流となつている。すなわち電流ミラー回路
MRは単一チツプ上にベースを共通に形成された
両トランジスタQ6およびQ7が互いに整合してお
り、出力側トランジスタQ7のベース電流は、ダ
イオード接続された入力側トランジスタQ6のベ
ース電流によつて規定されているので、両トラン
ジスタには互いにエミツタ面積比で決まる電流が
流れ、出力側の負荷抵抗の値に影響されない。こ
のようにして得られた定電流Ｉは、トランジスタ
Q4がオフの時には逆流防止用ダイオードD1を通
して抵抗R3に流れ込み、トランジスタQ4がオン
すると、この電流ＩがトランジスタQ4に流れて
抵抗R3に流れ込まなくなるので、抵抗R3の両端
電圧はトランジスタQ4の飽和電圧に関係なく変
化する。
第１図の構成によれば、LEDが点灯する時の
バツテリ電圧Vonは、 Von＝R1＋R2／R2 ×（Vref−R3I）＋R3I (5) となり、またLEDが再び消灯する時のバツテリ
電圧Voffは、 Voff＝R1＋R2＋R3／R2＋R3×Vref (6) また電流Ｉは、例えば第２図においてトランジ
スタのベースエツタ電圧をVBEとすれば、 Ｉ＝（Vcc−VBE）／R0 (7) となり、VccおよびVBEがいずれも一定であるか
ら、Ｉの値も一定値と見なすことができる。した
がつて(5)式および(6)式からも明らかなように、
VonおよびVoffは一般にばらつきの大きいトラ
ンジスタの飽和電圧VCESに依存しないので、ヒス
テリシス幅の設定精度を大巾に向上し得るのであ
る。
バツテリ電圧Vonは、 Von＝R1＋R2／R2 ×（Vref−R3I）＋R3I (5) となり、またLEDが再び消灯する時のバツテリ
電圧Voffは、 Voff＝R1＋R2＋R3／R2＋R3×Vref (6) また電流Ｉは、例えば第２図においてトランジ
スタのベースエツタ電圧をVBEとすれば、 Ｉ＝（Vcc−VBE）／R0 (7) となり、VccおよびVBEがいずれも一定であるか
ら、Ｉの値も一定値と見なすことができる。した
がつて(5)式および(6)式からも明らかなように、
VonおよびVoffは一般にばらつきの大きいトラ
ンジスタの飽和電圧VCESに依存しないので、ヒス
テリシス幅の設定精度を大巾に向上し得るのであ
る。
［発明の効果］
上述のように本発明は、負荷を一定時間非常点
灯させたのち正常通電に戻し、LEDの点灯によ
りバツテリの劣化を検出するバツテリ電圧モニタ
回路において、バツテリ電圧検出用の分圧抵抗の
一部に定電流を流し込むようにし、検出後はこの
定電流をフイードバツク用トランジスタで引き込
むようにしたので、検出電圧およびヒステリシス
幅にトランジスタの特性のばらつきが影響せず、
設定精度を向上し得るという利点がある。
灯させたのち正常通電に戻し、LEDの点灯によ
りバツテリの劣化を検出するバツテリ電圧モニタ
回路において、バツテリ電圧検出用の分圧抵抗の
一部に定電流を流し込むようにし、検出後はこの
定電流をフイードバツク用トランジスタで引き込
むようにしたので、検出電圧およびヒステリシス
幅にトランジスタの特性のばらつきが影響せず、
設定精度を向上し得るという利点がある。
第１図は本発明の一実施例を示すブロツク回路
図、第２図は同上の要部具体回路図、第３図は従
来例のブロツク回路図である。 Ｂはバツテリ、RGは定電圧回路、CPは自己保
持型比較回路、DRは発光ダイオード駆動回路、
MRは電流ミラー回路、CS1，CS2は定電流源、
LEDは発光ダイオード、Q1，Q2，…，Q7はトラ
ンジスタ、R1，R2，…，R10は抵抗、D1，D2は
ダイオード。
図、第２図は同上の要部具体回路図、第３図は従
来例のブロツク回路図である。 Ｂはバツテリ、RGは定電圧回路、CPは自己保
持型比較回路、DRは発光ダイオード駆動回路、
MRは電流ミラー回路、CS1，CS2は定電流源、
LEDは発光ダイオード、Q1，Q2，…，Q7はトラ
ンジスタ、R1，R2，…，R10は抵抗、D1，D2は
ダイオード。
Claims (1)
- １ 停電バツクアツプ用バツテリの電圧低下を検
出する電圧比較回路と、この電圧比較回路の出力
によつて作動する発光ダイオード駆動回路を備え
たバツテリ電圧モニタ回路において、上記電圧比
較回路の出力によつて制御されるトランジスタに
定電流源からコレクタ電流を供給すると共に、上
記電圧比較回路の入力端に接続されたバツテリ電
圧検出用分圧抵抗の一部に、上記トランジスタの
コレクタからダイオードを介して電流を供給する
ようにして成ることを特徴とするバツテリ電圧モ
ニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260306A JPS61139233A (ja) | 1984-12-10 | 1984-12-10 | バッテリ電圧モニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260306A JPS61139233A (ja) | 1984-12-10 | 1984-12-10 | バッテリ電圧モニタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139233A JPS61139233A (ja) | 1986-06-26 |
| JPH0467634B2 true JPH0467634B2 (ja) | 1992-10-28 |
Family
ID=17346195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59260306A Granted JPS61139233A (ja) | 1984-12-10 | 1984-12-10 | バッテリ電圧モニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139233A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133038A (ja) * | 1988-11-11 | 1990-05-22 | Matsushita Electric Ind Co Ltd | 電源システム |
| JP4835562B2 (ja) * | 2007-09-26 | 2011-12-14 | 澁谷工業株式会社 | 除染装置 |
-
1984
- 1984-12-10 JP JP59260306A patent/JPS61139233A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61139233A (ja) | 1986-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3990020A (en) | DC linear power amplifier | |
| JPH0467634B2 (ja) | ||
| JPS61139232A (ja) | バツテリ電圧モニタ回路 | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPH063448Y2 (ja) | レギュレータ回路 | |
| JPH0737376Y2 (ja) | 負荷電源切換回路 | |
| JPS6089118A (ja) | 比較回路 | |
| JPH0413692Y2 (ja) | ||
| JPS5841584Y2 (ja) | セグメント点灯状態検出回路 | |
| JPH0352031Y2 (ja) | ||
| JPH0744094Y2 (ja) | 差動増幅器 | |
| JPH039395Y2 (ja) | ||
| JPH0248819A (ja) | 制御機器の入力装置 | |
| JPS623750Y2 (ja) | ||
| JPH0314925Y2 (ja) | ||
| JPH0512812Y2 (ja) | ||
| JP3158449B2 (ja) | 電圧検出回路 | |
| JPS6022222A (ja) | 低電圧情報表示回路付電圧安定化回路 | |
| JPH02199515A (ja) | 定電圧電源回路 | |
| JPS5941620Y2 (ja) | 過負荷検出回路 | |
| JPS6389030A (ja) | バツテリバツクアツプ回路 | |
| JP2519561Y2 (ja) | フォトｉｃ | |
| JPS607554Y2 (ja) | ミユ−テイング駆動回路 | |
| JPH01123305U (ja) |