JPH0467659A - サークアッド・パッケージ型半導体装置の製造方法 - Google Patents

サークアッド・パッケージ型半導体装置の製造方法

Info

Publication number
JPH0467659A
JPH0467659A JP2181003A JP18100390A JPH0467659A JP H0467659 A JPH0467659 A JP H0467659A JP 2181003 A JP2181003 A JP 2181003A JP 18100390 A JP18100390 A JP 18100390A JP H0467659 A JPH0467659 A JP H0467659A
Authority
JP
Japan
Prior art keywords
leads
frame
lead
semiconductor chip
sealing glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2181003A
Other languages
English (en)
Inventor
Hiromori Tobase
鳥羽瀬　浩守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2181003A priority Critical patent/JPH0467659A/ja
Publication of JPH0467659A publication Critical patent/JPH0467659A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にサークア
ッド・パッケージ型半導体装置の製造方法に関する。
〔従来の技術〕
従来のサークアッド・パッケージ型半導体装置の製造方
法は、第２図（ａ）に示すように、アイランドなしのリ
ードフレームｌをセラミック基板６に封止ガラス８−１
で接着し、半導体チップ２をセラミック基板６上にダイ
ボンディングしワイヤーボンディング後第２図（ｂ）に
示すように、セラミックキャップ７を封止ガラス８−２
で封止し、第２図（ｃ）に示すように、リード１−ｂを
フレームから切離し、第２図（ｄ）に示すように、リー
ド成形を行なうというものであった。
〔発明が解決しようとする課題〕
この従来のサークアッド・パッケージ型半導体装置の製
造方法では、セラミック基板とセラミックキャップで封
止した後リード成形を行なう為リード成形時の機械的ス
トレスで封止ガラスにクラツクを生じさせ、気密不良と
なる危険性が高いという問題点があった。
〔課題を解決するための手段〕
本発明のサークアッド・パッケージ型半導体装置の製造
方法は、フレームの各コーナー部の二辺にそれぞれ連結
する二つの枝を有する吊りピンで支えられたアイランド
を備えたリードフレームに半導体チップをダイボンディ
ングし、前記半導体チップのパッドと前記リードフレー
ムのリードとをボンディング線で接続し、前記コーナー
部のフレームを切断し、リード成形を行ない、リードを
セラミック基板及びセラミックキャップで挟んで封止し
、前記吊りピン及びリードをフレームから切離すという
ものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
め工程順に示す平面図ないし断面図である。
まず、第１図（ａ＞に示すように、フレーム１−ｄの四
つのコーナー部の二辺にそれぞれ連結する二つの枝を有
するＹ字形の吊りピン１−ｃで支えられたアイランド１
−ａ、複数のり−ド１−ｂを備えたリードフレーム１を
用意する０次に、第２図（ｂ）に示すように、半導体チ
ップをアイランド１−ａにダイボンディングし、半導体
チップのパッド（図示しない）とリードとをボンディン
グ線で接続する。次に、第１図（Ｃ）に示すように、四
隅のフレームを切断する。このとき、各吊りピンの枝は
残りのフレームに連結したままにする０次に、第１図（
ｄ）に示すように、リード成形金型４のポンチ５にて、
第１図（ｅ）に示すように、リード成型を行なう、第１
図（ｆ）に示すように、リードをセラミック基板６、セ
ラミックキャップ７で挟んで封止ガラス８により封止し
、吊りピン及びリードをフレームから切離す。
〔発明の効果〕
以上説明したように本発明は、アイランド付のリードフ
レームに半導体チップを搭載し、ワイヤーボンディング
を行ない、リード成形後にセラミック基板とセラミック
キャップで封止を行なう為、リード成形時の機械的スト
レスによる封止ガラスのクラック発生を防止できるとい
う効果を有する。また封止ガラスがリードに沿って流れ
出しても、あらかじめリード成形している為あまり問題
とならない。
【図面の簡単な説明】
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
め工程順に示す図、第２図（ａ）〜（ｄ）は従来例を説
明するため工程順に示す断面図である。 １・・・リードフレーム、１−ａ・・・アイランド、１
−ｂ・・・リード、１−ｃ・・・吊りピン、１−ｄ・・
・フレーム、２・・・半導体チップ、３・・・ボンディ
ング線、４・・・リード成形金型、５・・・ポンチ、６
・・・セラミック基板、７・・・セラミックキャップ、
８．８−１゜８−２・・・封止ガラス。

Claims (1)

    【特許請求の範囲】
  1. 　フレームの各コーナー部の二辺にそれぞれ連結する二
    つの枝を有する吊りピンで支えられたアイランドを備え
    たリードフレームに半導体チップをダイボンディングし
    、前記半導体チップのパッドと前記リードフレームのリ
    ードとをボンディング線で接続し、前記コーナー部のフ
    レームを切断し、リード成形を行ない、リードをセラミ
    ック基板及びセラミックキャップで挟んで封止し、前記
    吊りピン及びリードをフレームから切離すことを特徴と
    するサークアッド・パッケージ型半導体装置の製造方法
    。
JP2181003A 1990-07-09 1990-07-09 サークアッド・パッケージ型半導体装置の製造方法 Pending JPH0467659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2181003A JPH0467659A (ja) 1990-07-09 1990-07-09 サークアッド・パッケージ型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181003A JPH0467659A (ja) 1990-07-09 1990-07-09 サークアッド・パッケージ型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0467659A true JPH0467659A (ja) 1992-03-03

Family

ID=16093038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181003A Pending JPH0467659A (ja) 1990-07-09 1990-07-09 サークアッド・パッケージ型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0467659A (ja)

Similar Documents

Publication Publication Date Title
US5708294A (en) Lead frame having oblique slits on a die pad
CN103681379B (zh) 半导体装置的制造方法和半导体装置
JPH02278740A (ja) 半導体装置のパッケージング方法
CN212967703U (zh) 芯片封装结构及数字隔离器
JPS62142341A (ja) 半導体装置およびその製造方法
JPH0467659A (ja) サークアッド・パッケージ型半導体装置の製造方法
JPH05315540A (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JPH01257361A (ja) 樹脂封止型半導体装置
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0318046A (ja) 半導体装置
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
JPH03163858A (ja) 樹脂封止型半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JPS6242440A (ja) 二重樹脂封止型パツケ−ジ及びその製造方法
JPH0399447A (ja) 半導体集積回路封止装置用リードフレーム
JPH043452A (ja) 樹脂封止型半導体装置
JPH02295140A (ja) 半導体装置の樹脂封止方法
JPH04150065A (ja) 半導体パッケージ用リードフレーム
JPS6333851A (ja) Ｉｃパツケ−ジ
JPS62119933A (ja) 集積回路装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPH01171256A (ja) 半導体装置の組立構造
JPS63116438A (ja) 樹脂封止型半導体装置の製造方法
JPH02114552A (ja) 半導体装置