JPH0469834B2 - - Google Patents
Info
- Publication number
- JPH0469834B2 JPH0469834B2 JP11888686A JP11888686A JPH0469834B2 JP H0469834 B2 JPH0469834 B2 JP H0469834B2 JP 11888686 A JP11888686 A JP 11888686A JP 11888686 A JP11888686 A JP 11888686A JP H0469834 B2 JPH0469834 B2 JP H0469834B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- component mounting
- antistatic agent
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、基板ソケツトとの接触不良を起すこ
とがなく、かつ外観良好な電子部品実装配線基板
に関する。
とがなく、かつ外観良好な電子部品実装配線基板
に関する。
（従来の技術）
従来から、第２図ａ，ｂに示すように、端子部
分１と半導体チツプ部品２の実装部分を除く表裏
両面に斜線で示すレジスト３の被覆された配線基
板４に、半導体チツプ部品２等の電子部品を搭載
し、金ワイヤ５により半導体チツプ部品２と配線
パターン６とを電気的に接続して回路を形成した
COB（チツプオンボード）モジユールが汎用され
ている。そしてこのようなCOBモジユールのな
かでも、近年特にメモリーチツプを搭載したもの
の需要が増加している。
分１と半導体チツプ部品２の実装部分を除く表裏
両面に斜線で示すレジスト３の被覆された配線基
板４に、半導体チツプ部品２等の電子部品を搭載
し、金ワイヤ５により半導体チツプ部品２と配線
パターン６とを電気的に接続して回路を形成した
COB（チツプオンボード）モジユールが汎用され
ている。そしてこのようなCOBモジユールのな
かでも、近年特にメモリーチツプを搭載したもの
の需要が増加している。
ところでこのようなCOBモジユールでは、基
板が５×1015Ω−cm程度の体積固有抵抗を有する
紙フエノール、紙エポキシ、あるいはガラスエポ
キシなどの材料からなつており、帯電しやすい。
このため、基板に実装された電子部品の静電破壊
を防止する目的で、従来から半導体チツプ部品の
実装側と反対側の配線基板表面の端子部分１に帯
電防止剤を塗布することが行なわれていた。
板が５×1015Ω−cm程度の体積固有抵抗を有する
紙フエノール、紙エポキシ、あるいはガラスエポ
キシなどの材料からなつており、帯電しやすい。
このため、基板に実装された電子部品の静電破壊
を防止する目的で、従来から半導体チツプ部品の
実装側と反対側の配線基板表面の端子部分１に帯
電防止剤を塗布することが行なわれていた。
（発明が解決しようとする問題点）
しかしながらこのように配線基板の端子部分に
帯電防止剤を塗布すると、往々にして端子とソケ
ツト間の接触不良を生じるという問題があつた。
またこの端子は外部に露出しているので帯電防止
剤の塗布むらや汚れがあると製品外観を損なうと
いう問題もあつた。
帯電防止剤を塗布すると、往々にして端子とソケ
ツト間の接触不良を生じるという問題があつた。
またこの端子は外部に露出しているので帯電防止
剤の塗布むらや汚れがあると製品外観を損なうと
いう問題もあつた。
本発明はこのような問題を解決するためなされ
たもので、ソケツトとの接触不良がなく、製品外
観を損なうおそれのない電子部品実装配線基板を
提供することを目的とする。
たもので、ソケツトとの接触不良がなく、製品外
観を損なうおそれのない電子部品実装配線基板を
提供することを目的とする。
［発明の構成］
（問題点を解決するための手段と作用）
本発明は、端子部分と電子部品実装部分を除く
全面にレジストの被覆された電子部品実装配線基
板において、電子部品搭載側の配線パターンとそ
の裏面の端子とを接続するスルーホールの電子部
品搭載側のランド部にレジストを被覆することな
く帯電防止剤を塗布して成ることを特徴としてい
る。
全面にレジストの被覆された電子部品実装配線基
板において、電子部品搭載側の配線パターンとそ
の裏面の端子とを接続するスルーホールの電子部
品搭載側のランド部にレジストを被覆することな
く帯電防止剤を塗布して成ることを特徴としてい
る。
上記の帯電防止剤としては、市販の各種のもの
が使用可能である。そのような市販の帯電防止剤
としては、たとえばコルコート515（商品名。コル
コート株式会社製）などがあり、これを塗布する
ことにより、107〜108Ωの表面抵抗値が得られ
る。
が使用可能である。そのような市販の帯電防止剤
としては、たとえばコルコート515（商品名。コル
コート株式会社製）などがあり、これを塗布する
ことにより、107〜108Ωの表面抵抗値が得られ
る。
このように本発明においては、帯電防止剤を端
子部分に塗布せずに、電子部品実装側のスルーホ
ールランド部分にレジストをかけないで、この部
分に帯電防止剤を塗布したので、配線基板上の電
子部品静電破壊が防止され、かつ端子部分の接触
不良および製品外観が防止される。
子部分に塗布せずに、電子部品実装側のスルーホ
ールランド部分にレジストをかけないで、この部
分に帯電防止剤を塗布したので、配線基板上の電
子部品静電破壊が防止され、かつ端子部分の接触
不良および製品外観が防止される。
（実施例）
次に本発明の実施例を図面を用いて説明する。
本発明においては第１図ａ，ｂに示すように、
配線基板４の両面に斜線で示すレジスト４が被覆
されている。そしてこのレジスト４は、配線基板
４の製品表面側の端子部分１と半導体チツプ部品
２の実装部分、および配線基板の製品表面側の端
子と半導体チツプ部品実装側の配線パターン６と
を接続するスルーホール７の半導体チツプ部品実
装側のランド部分８（ランドとその周辺部）が除
去されており、ランド部分８には帯電防止剤が塗
布されている。
配線基板４の両面に斜線で示すレジスト４が被覆
されている。そしてこのレジスト４は、配線基板
４の製品表面側の端子部分１と半導体チツプ部品
２の実装部分、および配線基板の製品表面側の端
子と半導体チツプ部品実装側の配線パターン６と
を接続するスルーホール７の半導体チツプ部品実
装側のランド部分８（ランドとその周辺部）が除
去されており、ランド部分８には帯電防止剤が塗
布されている。
なお配線基板４上の実装部分には半導体チツプ
部品２が搭載され、金ワイヤ５により半導体チツ
プ部品２と配線パターン６とが電気的に接続され
ている。
部品２が搭載され、金ワイヤ５により半導体チツ
プ部品２と配線パターン６とが電気的に接続され
ている。
このように構成された実施例の配線基板では、
ランド部分８には帯電防止剤が塗布されているの
で電子部品の静電破壊が防止され、かつ製品表面
側の端子部分に帯電防止剤が塗布されないので端
子の接触抵抗が低下するようなことがなく、製品
外観も良好である。
ランド部分８には帯電防止剤が塗布されているの
で電子部品の静電破壊が防止され、かつ製品表面
側の端子部分に帯電防止剤が塗布されないので端
子の接触抵抗が低下するようなことがなく、製品
外観も良好である。
［発明の効果］
以上説明したように本発明の電子部品実装配線
基板は、端子部分に帯電防止剤を塗布しないので
端子部分の接触不良がなく、また帯電防止剤の塗
布むらによる製品外観を損なうことなく電子部品
の静電破壊を防止することができる。
基板は、端子部分に帯電防止剤を塗布しないので
端子部分の接触不良がなく、また帯電防止剤の塗
布むらによる製品外観を損なうことなく電子部品
の静電破壊を防止することができる。
第１図ａ，ｂは本発明の電子部品実装配線基板
を説明するための図で、同図ａは配線基板の電子
部品実装側を示す平面図、同図ｂは配線基板の製
品表面側を示す平面図、第２図ａ，ｂは従来方法
を説明するための図で、同図ａは配線基板の電子
部品実装側を示す平面図、同図ｂは配線基板の製
品表面側を示す平面図である。 １…端子部分、２…半導体チツプ部品、３…レ
ジスト、４…配線基板、５…金ワイヤ、６…配線
パターン、７…スルーホール、８…ランド部分。
を説明するための図で、同図ａは配線基板の電子
部品実装側を示す平面図、同図ｂは配線基板の製
品表面側を示す平面図、第２図ａ，ｂは従来方法
を説明するための図で、同図ａは配線基板の電子
部品実装側を示す平面図、同図ｂは配線基板の製
品表面側を示す平面図である。 １…端子部分、２…半導体チツプ部品、３…レ
ジスト、４…配線基板、５…金ワイヤ、６…配線
パターン、７…スルーホール、８…ランド部分。
Claims (1)
- １ 端子部分と電子部品実装部分を除く全面にレ
ジストの被覆された電子部品実装配線基板におい
て、電子部品搭載側の配線パターンとその裏面の
端子とを接続するスルーホールの電子部品搭載側
のランド部にレジストを被覆することなく帯電防
止剤を塗布して成ることを特徴とする電子部品実
装配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118886A JPS62274793A (ja) | 1986-05-23 | 1986-05-23 | 電子部品実装配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118886A JPS62274793A (ja) | 1986-05-23 | 1986-05-23 | 電子部品実装配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62274793A JPS62274793A (ja) | 1987-11-28 |
| JPH0469834B2 true JPH0469834B2 (ja) | 1992-11-09 |
Family
ID=14747575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118886A Granted JPS62274793A (ja) | 1986-05-23 | 1986-05-23 | 電子部品実装配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014024428A (ja) * | 2012-07-26 | 2014-02-06 | Mitsubishi Cable Ind Ltd | 警告表示灯 |
-
1986
- 1986-05-23 JP JP61118886A patent/JPS62274793A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014024428A (ja) * | 2012-07-26 | 2014-02-06 | Mitsubishi Cable Ind Ltd | 警告表示灯 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62274793A (ja) | 1987-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223645A (ja) | 半導体装置 | |
| JPH0469834B2 (ja) | ||
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPS63131593A (ja) | 厚膜回路基板 | |
| JPH0722768A (ja) | 導電性ケースの接着方法 | |
| JPH0536300Y2 (ja) | ||
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления | |
| JP3014937B2 (ja) | コネクタ | |
| JPH0758430A (ja) | 基板の接続構造 | |
| JPH06309523A (ja) | メモリカード | |
| JP2566986Y2 (ja) | プリント配線基板 | |
| JPH0462775A (ja) | 表面実装用電子部品 | |
| JPH04223361A (ja) | 電子部品搭載用基板 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH01273384A (ja) | 集積回路装置 | |
| JPH09232714A (ja) | プリント基板及びプリント基板の製造方法 | |
| JPH08288421A (ja) | 半導体装置 | |
| JPH05226544A (ja) | 半導体装置 | |
| JPH04277658A (ja) | メタルコア基板 | |
| JPS63142891A (ja) | チツプ部品実装構造 | |
| JPH01102989A (ja) | ハイブリットｉｃ基板 | |
| JPH07335813A (ja) | 電子部品 | |
| JPH05217788A (ja) | 電子装置の実装構造 | |
| JPH01265543A (ja) | 半導体実装方式 |