JPH0469892A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0469892A JPH0469892A JP2184962A JP18496290A JPH0469892A JP H0469892 A JPH0469892 A JP H0469892A JP 2184962 A JP2184962 A JP 2184962A JP 18496290 A JP18496290 A JP 18496290A JP H0469892 A JPH0469892 A JP H0469892A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- input
- transfer gate
- driver
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は半導体記憶装置に関し、より詳しくは、ＲＡ
Ｍ（ランダム・アクセス・メモリ）の基本セルに関する
。
Ｍ（ランダム・アクセス・メモリ）の基本セルに関する
。
従来のＲＡＭの基本セルとしては第４図に示すようなも
のがある。このＲＡＭの基本セルは、データ保持用のイ
ンバータＩＶ１０．ｌＶ２Ｏを順に直列に接続し、さら
にインバータｌＶ２Ｏの出力側をインバータＩＶＩＯの
入力側に接続（接続点ａφ）して閉ループを構成すると
共に、このインバータＩＶＩＯ，ｌＶ２Ｏの一方の接続
点ａφと入力用ドライバＩＶ３０．出力用ドライバＩＶ
４０との間にトランスファゲートＴＩＯを接続して構成
されている。データを書き込む場合は、端子１０゜２０
にアドレス信号を印加してｐチャネル部Ｐｔ。 ｎチャネル部Ｎｔを導通させてトランスファゲートＴｉ
Ｏをオンさせる。この状態で、入力コントロール信号を
端子３０に印加し５て入力用ドライバＩＶ ３．０をア
クティブ状態にして、入力端子５０に入力された信号（
書き込むべきデータを表わす）をインバータＩＶ１０に
適４゛るレベルに変換する。 そして、トランスファゲートＴＩＯを通してインバータ
ＩＶＩＯ，ｌＶ２Ｏに変換された信号を伝える。入力さ
れたデータはインバータＩ Ｖ １．０ 。 ｌＶ２Ｏによって上記接続点ａφの電位として保持され
る。データを読み出を場合は、書き込みの場合と同様に
トランスファゲートＴＩＯをオンさせて上記接続点ａφ
の電位を出力用バッファ４０に伝える。出力コントロー
ル信号を端子４０に印加して出力用バッファ１Ｖ４０を
アクティブ状態にして、上記接続点ａφの電位を所定の
レベルに変換して外部へ出力する。このように、人力用
ドライバＩＶ３０または出力用ドライバｒＶ４０とトラ
ンスファゲートＴＩＯとを介して、外部とインバータＩ
ＶＩＯ，ｌＶ２Ｏとのデータの授受を行うようになって
いる。なお、入力用ドライバｌ■３０．出力用ドライバ
ＩＶ４０は、アクティブ状態のときはいずれも入力を反
転させて出力する一方、非アクテイブ状態のときはいず
れも出力側が高インピーダンスとなる。
のがある。このＲＡＭの基本セルは、データ保持用のイ
ンバータＩＶ１０．ｌＶ２Ｏを順に直列に接続し、さら
にインバータｌＶ２Ｏの出力側をインバータＩＶＩＯの
入力側に接続（接続点ａφ）して閉ループを構成すると
共に、このインバータＩＶＩＯ，ｌＶ２Ｏの一方の接続
点ａφと入力用ドライバＩＶ３０．出力用ドライバＩＶ
４０との間にトランスファゲートＴＩＯを接続して構成
されている。データを書き込む場合は、端子１０゜２０
にアドレス信号を印加してｐチャネル部Ｐｔ。 ｎチャネル部Ｎｔを導通させてトランスファゲートＴｉ
Ｏをオンさせる。この状態で、入力コントロール信号を
端子３０に印加し５て入力用ドライバＩＶ ３．０をア
クティブ状態にして、入力端子５０に入力された信号（
書き込むべきデータを表わす）をインバータＩＶ１０に
適４゛るレベルに変換する。 そして、トランスファゲートＴＩＯを通してインバータ
ＩＶＩＯ，ｌＶ２Ｏに変換された信号を伝える。入力さ
れたデータはインバータＩ Ｖ １．０ 。 ｌＶ２Ｏによって上記接続点ａφの電位として保持され
る。データを読み出を場合は、書き込みの場合と同様に
トランスファゲートＴＩＯをオンさせて上記接続点ａφ
の電位を出力用バッファ４０に伝える。出力コントロー
ル信号を端子４０に印加して出力用バッファ１Ｖ４０を
アクティブ状態にして、上記接続点ａφの電位を所定の
レベルに変換して外部へ出力する。このように、人力用
ドライバＩＶ３０または出力用ドライバｒＶ４０とトラ
ンスファゲートＴＩＯとを介して、外部とインバータＩ
ＶＩＯ，ｌＶ２Ｏとのデータの授受を行うようになって
いる。なお、入力用ドライバｌ■３０．出力用ドライバ
ＩＶ４０は、アクティブ状態のときはいずれも入力を反
転させて出力する一方、非アクテイブ状態のときはいず
れも出力側が高インピーダンスとなる。
ところで、上記従来のＲＡＭの基本セルは、データを書
き込む場合に、点ａφの電位が入力用ドライバ１ｖ３０
の駆動能力とインバータｌＶ２Ｏの駆動能力との比で定
められている。このため、入力用ドライバＴＶ３０の駆
動能力をインバータｌＶ２Ｏの駆動能力よりも十分に大
きくしなければ誤ったデータが書き込まれて誤動作する
という問題がある。また、書き込みの際に、入力用ドラ
イバＩＶ３０とデータ保持用のインバータｌＶ２Ｏとの
間で、不必要な電流が流れるという問題がある。 そこで、この発明の目的は、入力用インバータの駆動能
力を大きくせずに済ますことができ、しかも入力用イン
バータとデータ保持用インバータとの間で不必要な電流
を流さずにデータの書き込みを行うことができる半導体
記憶装置を提供することにある。
き込む場合に、点ａφの電位が入力用ドライバ１ｖ３０
の駆動能力とインバータｌＶ２Ｏの駆動能力との比で定
められている。このため、入力用ドライバＴＶ３０の駆
動能力をインバータｌＶ２Ｏの駆動能力よりも十分に大
きくしなければ誤ったデータが書き込まれて誤動作する
という問題がある。また、書き込みの際に、入力用ドラ
イバＩＶ３０とデータ保持用のインバータｌＶ２Ｏとの
間で、不必要な電流が流れるという問題がある。 そこで、この発明の目的は、入力用インバータの駆動能
力を大きくせずに済ますことができ、しかも入力用イン
バータとデータ保持用インバータとの間で不必要な電流
を流さずにデータの書き込みを行うことができる半導体
記憶装置を提供することにある。
上記目的を達成するために、この発明の半導体記憶装置
は、データ保持用の第１．第２のインバータを順に直列
に接続し、さらにこの第２のインバータの出力側を第１
のインバータの入力側に接続して閉ループを構成すると
共に、データを表わす信号を受けて所定のレベルに変換
する入力用および出力用のドライバを備え、この入力用
および出力用のドライバと上記閉ループの第１のインバ
ータの入力側の箇所とをトランスファゲート（以下、［
第１のトランスファゲート」という。）を介して接続し
て、この第１のトランスファゲートを導通することによ
り上記入力用ドライバ、第１のトランスファゲートを通
して外部からデータを書き込み、上記第１のトランスフ
ァゲート、出力用ドライバを通して外部へデータを読み
出すようにした半導体記憶装置において、上記閉ループ
の第２のインバータの出力側と第１のインバータの入力
端とをつなぐ部分に、トランスファゲート（以下、「第
２のトランスファゲート」という。）を設けたことを特
徴としている。
は、データ保持用の第１．第２のインバータを順に直列
に接続し、さらにこの第２のインバータの出力側を第１
のインバータの入力側に接続して閉ループを構成すると
共に、データを表わす信号を受けて所定のレベルに変換
する入力用および出力用のドライバを備え、この入力用
および出力用のドライバと上記閉ループの第１のインバ
ータの入力側の箇所とをトランスファゲート（以下、［
第１のトランスファゲート」という。）を介して接続し
て、この第１のトランスファゲートを導通することによ
り上記入力用ドライバ、第１のトランスファゲートを通
して外部からデータを書き込み、上記第１のトランスフ
ァゲート、出力用ドライバを通して外部へデータを読み
出すようにした半導体記憶装置において、上記閉ループ
の第２のインバータの出力側と第１のインバータの入力
端とをつなぐ部分に、トランスファゲート（以下、「第
２のトランスファゲート」という。）を設けたことを特
徴としている。
この半導体記憶装置は、次のようにしてデータの書き込
み、読み出しが行われる。データを書き込む場合は、第
１のトランスファゲートはオンされる。この状態で第２
のトランスファゲートがオフされ、同時に外部から入力
用ドライバに対して書き込むべきデータを表わす信号が
入力される。 上記入力用ドライバはこの信号を第１のインバータの動
作に適するレベルに変換する。そして、変換された信号
が第１のトランスファゲートを通して第１．第２のイン
バータに伝えられる。第１、第２のインバータが動作し
てそれぞれの出力側の電位が定まった後、上記第２のト
ランスファゲートはオンされる。入力されたデータは、
この状態で上記第２のインバータの出力側（第２のトラ
ンスファゲートを通して第１のインバータの入力側と導
通している）の電位として保持される。 このように第２のインバータの出力側と第１のインバー
タの入力側とが第２のトランスファゲートによって一時
的に電気的に分離された状態、すなわち入力用ドライバ
と第２のインバータとが電気的に分離された状態でデー
タが書き込まれる。 したがって、従来と異なり、第１のインバータの入力側
の電位は入力用ドライバの駆動能力のみでもって定めら
れる。したがって、誤まったデータが書き込まれるよう
なことがなく入力用ドライバの駆動能力を大きくせずに
済ませられる。しかも、電気的に分離された状態となっ
ているので、データの書き込みの際に入力用ドライバ、
第２のインバータ間に不必要な電流が流れることもない
。 一方、データを読み出す場合は、上記第２のトランスフ
ァゲートをオン状態としたのまま第１のトランスファゲ
ートがオンされる。保持されたデータを表わす第２のイ
ンバータの出力側の電位が出力用ドライバへ伝えられる
。したがって、従来と同様に上記データを表わす信号が
外部へ出力さ・れる。
み、読み出しが行われる。データを書き込む場合は、第
１のトランスファゲートはオンされる。この状態で第２
のトランスファゲートがオフされ、同時に外部から入力
用ドライバに対して書き込むべきデータを表わす信号が
入力される。 上記入力用ドライバはこの信号を第１のインバータの動
作に適するレベルに変換する。そして、変換された信号
が第１のトランスファゲートを通して第１．第２のイン
バータに伝えられる。第１、第２のインバータが動作し
てそれぞれの出力側の電位が定まった後、上記第２のト
ランスファゲートはオンされる。入力されたデータは、
この状態で上記第２のインバータの出力側（第２のトラ
ンスファゲートを通して第１のインバータの入力側と導
通している）の電位として保持される。 このように第２のインバータの出力側と第１のインバー
タの入力側とが第２のトランスファゲートによって一時
的に電気的に分離された状態、すなわち入力用ドライバ
と第２のインバータとが電気的に分離された状態でデー
タが書き込まれる。 したがって、従来と異なり、第１のインバータの入力側
の電位は入力用ドライバの駆動能力のみでもって定めら
れる。したがって、誤まったデータが書き込まれるよう
なことがなく入力用ドライバの駆動能力を大きくせずに
済ませられる。しかも、電気的に分離された状態となっ
ているので、データの書き込みの際に入力用ドライバ、
第２のインバータ間に不必要な電流が流れることもない
。 一方、データを読み出す場合は、上記第２のトランスフ
ァゲートをオン状態としたのまま第１のトランスファゲ
ートがオンされる。保持されたデータを表わす第２のイ
ンバータの出力側の電位が出力用ドライバへ伝えられる
。したがって、従来と同様に上記データを表わす信号が
外部へ出力さ・れる。
以下、この発明の半導体記憶装置を実施例により詳細に
説明する。 第１図は一実施例のＲＡＭの基本セルの構成を示してい
る。このＲＡＭの基本セルは、データ保持用の第１のイ
ンバータＩＶＩおよび第２のインバータｒＶ２と、それ
ぞれｐチャネル部Ｐｔ、ｎチャネル部Ｎｔからなる第１
のトランスファゲートＴＩおよび第２トランスフアゲー
トＴ２と、入力用ドライバＩＶ３と、出力用ドライバＩ
Ｖ４とを備えている。インバータＩＶＩ、インバータＩ
Ｖ２を点すで順に直列に接続し、このインバータ■■２
の出力側（点ａ）をトランスフ７ゲー）Ｔ２に接続し、
さらにこのトランスファゲートＴ２をインバータＩＶＩ
の入力側（点Ｃ）に接続して閉ループを構成している。 また上記入力用ドライバｒＶ３および出力用ドライバＩ
Ｖ４と上記閉ループの点ＣとをトランスファゲートＴＩ
を介して接続している。なお、従来と同様に、入力用ド
ライバＩＶ３．出力用ドライバＩＶ４は、それぞれ制御
端子１５．１６が低（Ｌ）レベルのときアクティブ状態
となっていずれも入力を反転させて出力する一方、制御
端子１５．１６か高（Ｈ）レベルのとき非アクテイブ状
態となっていずれも出力側が高インピーダンスとなる。 このＲＡＭの基本セルは第２図に示すタイミングに従っ
て動作する。 データを書き込む場合（ライトサイクル）、端子Ｉ＋、
端子１２にそれぞれＬレベル、Ｈレベルが印加されてト
ランスファゲートＴｌがオンされる。 この状態で、端子１３．端子１４にそれぞれＨレベル１
Ｌレベルが印加されてトランスファゲートＴ２が一時的
にオフされ、同時に制御端子１５にＬレベルが印加され
て入力用ドライバＴＶ３が動作する。入力用ドライバＩ
Ｖ３は、入力端子１７に入力された信号（図は入力され
た信号がＬレベルである例を示している。なお、斜線Ｄ
Ｃは入力が無意味な期間を示している。）をインバータ
ＩＶ１の動作に適するレベルに変換する。変換された信
号がトランスファゲートＴＩを通して、インバータＩＶ
Ｉ、インバータＩＶ２に伝えられる。インバータＩＶＩ
、インバータＩＶ２が動作して、それぞれ点す１点ａの
電位が定まった後、端子１３゜端子１４にそれぞれＬレ
ベル、Ｈレベルが印加されてトランスフアゲ−）Ｔ２が
オンされ、同時に制御端子１５にＨレベルが印加されて
入力用ドライバＩＶ３が非アクテイブ状態になる。入力
されたデータはこの状態で点ａ（トランスファゲートＴ
２を通して点Ｃと導通している）の電位として保持され
る。このように点ａと点Ｃとが一時的に電気的に分離さ
れた状態、すなわち入力用ドライバＴｖ３とインバータ
ＩＶ２の出力側とが電気的に分離された状態でデータが
書き込まれる。したがって、従来と異なり、点Ｃの電位
は入力用ドライバ■ｖ３の駆動能力のみでもって定めら
れる。したがって、誤まったデータが書き込まれるよう
なことがなく、入力用ドライバＩＶ３の駆動能力を大き
くせずに済ますことができる。しかも、電気的に分離さ
れた状態となっているので、入力用ドライバＩＶ３．イ
ンバータＩＶ２間に不必要な電流を流さずにデータの書
き込みを行うことができる。 一方、データを読み出す場合（リードサイクル）、端子
１３．端子１４をそれぞれＬレベル、ト（レベルとして
トランスファゲートＴ２をオン状態としたまま、端子１
１．端子Ｉ２にそれぞれＬＬノベル、■ルーベルを印加
してトランスファゲートＴＩかオンされる。これにより
、保持されたデータを表わす点ａの電位が出力用ドライ
バ［Ｖ４へ伝えられる。 したがって、従来と同様に」二足データを表わす信号を
外部へ出力することができる。なお、斜線）（Ｚは、出
力端子１８が高インピーダンス状態にある期間を表わし
ている。 第３図は上記ＲＡＭの基本セルの変形例を示している。 このＲＡＭの基本セルは、上に述べたＲＡＭの基本セル
の構成部品に加えて、Ｎ０Ｒ（否定論理和）回路１００
と、インバータ１．０ ！ 、 １．０２および１０３
を備えている。ＮＯＲ回路＋００の出ツノ側をトランス
ファゲートＴ１のｐチャネル部Ｐｔのゲートに接続する
と共に、インバータ１０１を介してトランスファゲート
Ｔ１のｎチャネルトランジスタＮｕのゲートに接続して
いる。上記ＮＯＲ回路１．００の一方の入力端子ｌをト
ランスファゲートＴ２のｐチャネル部ｐｔに接続すると
共に、インバータ１０２を介してトランスファゲートＴ
２のｎチャネル部Ｎｔに接続し７ている。また、インバ
ータ１０２の出力側を入力用ドライバＩＶ３の制御端子
に接続している。さらに、ＮＯＲ回路１００の入力端子
２をインバータ１０３を介して出力用ドライバｉＶ４の
制御端子に接続している。このようにした場合、Ｎ Ｏ
Ｒ回路１．００の入力端子１．入力端子２にいずれも１
７レベルを印加することによってスタンバイ状態にする
ことができる。さらに、入力端子１．入力端子２にそれ
ぞれｌ」レベルルレベルを印加することによって舊き込
み、それぞれＬレベル、Ｈレベルを印加することによっ
て読み出しを行うことができる。
説明する。 第１図は一実施例のＲＡＭの基本セルの構成を示してい
る。このＲＡＭの基本セルは、データ保持用の第１のイ
ンバータＩＶＩおよび第２のインバータｒＶ２と、それ
ぞれｐチャネル部Ｐｔ、ｎチャネル部Ｎｔからなる第１
のトランスファゲートＴＩおよび第２トランスフアゲー
トＴ２と、入力用ドライバＩＶ３と、出力用ドライバＩ
Ｖ４とを備えている。インバータＩＶＩ、インバータＩ
Ｖ２を点すで順に直列に接続し、このインバータ■■２
の出力側（点ａ）をトランスフ７ゲー）Ｔ２に接続し、
さらにこのトランスファゲートＴ２をインバータＩＶＩ
の入力側（点Ｃ）に接続して閉ループを構成している。 また上記入力用ドライバｒＶ３および出力用ドライバＩ
Ｖ４と上記閉ループの点ＣとをトランスファゲートＴＩ
を介して接続している。なお、従来と同様に、入力用ド
ライバＩＶ３．出力用ドライバＩＶ４は、それぞれ制御
端子１５．１６が低（Ｌ）レベルのときアクティブ状態
となっていずれも入力を反転させて出力する一方、制御
端子１５．１６か高（Ｈ）レベルのとき非アクテイブ状
態となっていずれも出力側が高インピーダンスとなる。 このＲＡＭの基本セルは第２図に示すタイミングに従っ
て動作する。 データを書き込む場合（ライトサイクル）、端子Ｉ＋、
端子１２にそれぞれＬレベル、Ｈレベルが印加されてト
ランスファゲートＴｌがオンされる。 この状態で、端子１３．端子１４にそれぞれＨレベル１
Ｌレベルが印加されてトランスファゲートＴ２が一時的
にオフされ、同時に制御端子１５にＬレベルが印加され
て入力用ドライバＴＶ３が動作する。入力用ドライバＩ
Ｖ３は、入力端子１７に入力された信号（図は入力され
た信号がＬレベルである例を示している。なお、斜線Ｄ
Ｃは入力が無意味な期間を示している。）をインバータ
ＩＶ１の動作に適するレベルに変換する。変換された信
号がトランスファゲートＴＩを通して、インバータＩＶ
Ｉ、インバータＩＶ２に伝えられる。インバータＩＶＩ
、インバータＩＶ２が動作して、それぞれ点す１点ａの
電位が定まった後、端子１３゜端子１４にそれぞれＬレ
ベル、Ｈレベルが印加されてトランスフアゲ−）Ｔ２が
オンされ、同時に制御端子１５にＨレベルが印加されて
入力用ドライバＩＶ３が非アクテイブ状態になる。入力
されたデータはこの状態で点ａ（トランスファゲートＴ
２を通して点Ｃと導通している）の電位として保持され
る。このように点ａと点Ｃとが一時的に電気的に分離さ
れた状態、すなわち入力用ドライバＴｖ３とインバータ
ＩＶ２の出力側とが電気的に分離された状態でデータが
書き込まれる。したがって、従来と異なり、点Ｃの電位
は入力用ドライバ■ｖ３の駆動能力のみでもって定めら
れる。したがって、誤まったデータが書き込まれるよう
なことがなく、入力用ドライバＩＶ３の駆動能力を大き
くせずに済ますことができる。しかも、電気的に分離さ
れた状態となっているので、入力用ドライバＩＶ３．イ
ンバータＩＶ２間に不必要な電流を流さずにデータの書
き込みを行うことができる。 一方、データを読み出す場合（リードサイクル）、端子
１３．端子１４をそれぞれＬレベル、ト（レベルとして
トランスファゲートＴ２をオン状態としたまま、端子１
１．端子Ｉ２にそれぞれＬＬノベル、■ルーベルを印加
してトランスファゲートＴＩかオンされる。これにより
、保持されたデータを表わす点ａの電位が出力用ドライ
バ［Ｖ４へ伝えられる。 したがって、従来と同様に」二足データを表わす信号を
外部へ出力することができる。なお、斜線）（Ｚは、出
力端子１８が高インピーダンス状態にある期間を表わし
ている。 第３図は上記ＲＡＭの基本セルの変形例を示している。 このＲＡＭの基本セルは、上に述べたＲＡＭの基本セル
の構成部品に加えて、Ｎ０Ｒ（否定論理和）回路１００
と、インバータ１．０ ！ 、 １．０２および１０３
を備えている。ＮＯＲ回路＋００の出ツノ側をトランス
ファゲートＴ１のｐチャネル部Ｐｔのゲートに接続する
と共に、インバータ１０１を介してトランスファゲート
Ｔ１のｎチャネルトランジスタＮｕのゲートに接続して
いる。上記ＮＯＲ回路１．００の一方の入力端子ｌをト
ランスファゲートＴ２のｐチャネル部ｐｔに接続すると
共に、インバータ１０２を介してトランスファゲートＴ
２のｎチャネル部Ｎｔに接続し７ている。また、インバ
ータ１０２の出力側を入力用ドライバＩＶ３の制御端子
に接続している。さらに、ＮＯＲ回路１００の入力端子
２をインバータ１０３を介して出力用ドライバｉＶ４の
制御端子に接続している。このようにした場合、Ｎ Ｏ
Ｒ回路１．００の入力端子１．入力端子２にいずれも１
７レベルを印加することによってスタンバイ状態にする
ことができる。さらに、入力端子１．入力端子２にそれ
ぞれｌ」レベルルレベルを印加することによって舊き込
み、それぞれＬレベル、Ｈレベルを印加することによっ
て読み出しを行うことができる。
以上より明らかなように、この発明は、データ保持用の
第１．第２のインバータを順に直列に接続し、さらにこ
の第２のインバータの出力側を第１のインバータの入力
側に接続して閉ループを構成すると共に、データを表わ
す信号を受けて所定のレベルに変換する入力用および出
力用のドライバを備え、この入力用および出力用のドラ
イバと上記閉ループの第１のインバータの入力端の箇所
とを第１のトランスファゲートを介して接続して、この
第１のトランスファゲートを導通することにより上記入
力用ドライバ、第１のトランスファゲートを通して外部
からデータを書き込み、上記第１のトランスファゲート
、出力用ドライバを通して外部へデータを読み出すよう
にした半導体記憶装置において、上記閉ループの第２の
インバータの出力側と第１のインバータの入力側とをつ
なぐ部分に、第２のトランスファゲートを設けているの
で、入力用インバータの駆動能力を大きくせずに済ます
ことができる。しかも、入力用インバータとデータ保持
用インバータとの間で不必要な電流を流さずにデータの
書き込みを行うことができる。
第１．第２のインバータを順に直列に接続し、さらにこ
の第２のインバータの出力側を第１のインバータの入力
側に接続して閉ループを構成すると共に、データを表わ
す信号を受けて所定のレベルに変換する入力用および出
力用のドライバを備え、この入力用および出力用のドラ
イバと上記閉ループの第１のインバータの入力端の箇所
とを第１のトランスファゲートを介して接続して、この
第１のトランスファゲートを導通することにより上記入
力用ドライバ、第１のトランスファゲートを通して外部
からデータを書き込み、上記第１のトランスファゲート
、出力用ドライバを通して外部へデータを読み出すよう
にした半導体記憶装置において、上記閉ループの第２の
インバータの出力側と第１のインバータの入力側とをつ
なぐ部分に、第２のトランスファゲートを設けているの
で、入力用インバータの駆動能力を大きくせずに済ます
ことができる。しかも、入力用インバータとデータ保持
用インバータとの間で不必要な電流を流さずにデータの
書き込みを行うことができる。
第１図はこの発明の一実施例のＲＡＭの基本セルの構成
を示を図、第２図は上記ＲＡＭの基本セルの動作タイミ
ングを示す図、第３図は上記ＲＡＭの基本セルの変形例
を示す図、第４図は従来のＲＡＭの基本セルの構成を示
す図である。 Ｉ Ｖ １ 、、 Ｉ Ｖ ２・・・データ保持用のイ
ンバータ、ＩＶ３・・・入力用ドライバ、 ＩＶ４・・・出力用ドライバ、 Ｔ１・・・第１のトランスファゲート、Ｔ２・・第２の
トランスファゲート、□１００・・・ＮＯＲ回路、 １０１．１０２，１０３・・・インバータ。
を示を図、第２図は上記ＲＡＭの基本セルの動作タイミ
ングを示す図、第３図は上記ＲＡＭの基本セルの変形例
を示す図、第４図は従来のＲＡＭの基本セルの構成を示
す図である。 Ｉ Ｖ １ 、、 Ｉ Ｖ ２・・・データ保持用のイ
ンバータ、ＩＶ３・・・入力用ドライバ、 ＩＶ４・・・出力用ドライバ、 Ｔ１・・・第１のトランスファゲート、Ｔ２・・第２の
トランスファゲート、□１００・・・ＮＯＲ回路、 １０１．１０２，１０３・・・インバータ。
Claims (1)
- （１）データ保持用の第１、第２のインバータを順に直
列に接続し、さらにこの第２のインバータの出力側を第
１のインバータの入力側に接続して閉ループを構成する
と共に、データを表わす信号を受けて所定のレベルに変
換する入力用および出力用のドライバを備え、この入力
用および出力用のドライバと上記閉ループの第１のイン
バータの入力側の箇所とをトランスファゲートを介して
接続して、このトランスファゲートを導通することによ
り上記入力用ドライバ、トランスファゲートを通して外
部からデータを書き込み、上記トランスファゲート、出
力用ドライバを通して外部へデータを読み出すようにし
た半導体記憶装置において、 上記閉ループの第２のインバータの出力側と第１のイン
バータの入力側とをつなぐ部分に、トランスファゲート
を設けたことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184962A JPH0469892A (ja) | 1990-07-10 | 1990-07-10 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2184962A JPH0469892A (ja) | 1990-07-10 | 1990-07-10 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469892A true JPH0469892A (ja) | 1992-03-05 |
Family
ID=16162398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2184962A Pending JPH0469892A (ja) | 1990-07-10 | 1990-07-10 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152640A (ja) * | 1984-08-22 | 1986-03-15 | Fuji Photo Film Co Ltd | ハロゲン化銀写真感光材料及びそれを用いた超硬調ネガ画像形成方法 |
-
1990
- 1990-07-10 JP JP2184962A patent/JPH0469892A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152640A (ja) * | 1984-08-22 | 1986-03-15 | Fuji Photo Film Co Ltd | ハロゲン化銀写真感光材料及びそれを用いた超硬調ネガ画像形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4627103B2 (ja) | 半導体記憶装置及びその制御方法 | |
| JPS639098A (ja) | デ−タ伝送回路 | |
| JPH03296996A (ja) | メモリ装置 | |
| JPH0315278B2 (ja) | ||
| JPS6043296A (ja) | 半導体記憶装置 | |
| JPH0469892A (ja) | 半導体記憶装置 | |
| JPS63209094A (ja) | 半導体記憶装置 | |
| JPS6043295A (ja) | 半導体記憶装置 | |
| JPH11134866A (ja) | 半導体記憶装置 | |
| JPS61243996A (ja) | Ｒａｍ用読み出し書き込み回路 | |
| US6816417B2 (en) | Input/output buffer circuit | |
| JPH07192471A (ja) | 半導体メモリ | |
| JPS6242359B2 (ja) | ||
| JP2905302B2 (ja) | 記憶装置の情報読出し回路 | |
| JP2557835B2 (ja) | 半導体記憶装置の初段制御回路 | |
| KR100558478B1 (ko) | 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법 | |
| JPH0325874B2 (ja) | ||
| JPH0658760B2 (ja) | 半導体集積回路 | |
| JPH04177696A (ja) | 半導体記憶回路 | |
| JPH1050073A (ja) | 半導体記憶装置 | |
| JPH0366094A (ja) | 半導体記憶装置 | |
| JPH0492291A (ja) | クリア付スタティックｒａｍ | |
| JPS62275384A (ja) | 半導体記憶装置 | |
| JPH0150999B2 (ja) | ||
| JPS63103512A (ja) | フリツプフロツプ回路 |