JPH0471053A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送に利用する。本発明は領域の一部を
チャネル対応に分割使用するスクラッチパッドメモリを
有するデータ転送装置に関する。

〔概要〕

本発明はマイクロプログラムの制御下で領域の一部をチ
ャネル対応に分割使用するスクラッチパッドメモリを有
するデータ転送装置において、スクラッチパッドメモリ
の障害発生後再度アクセスするときに、未使用、未実装
、あるいは空領域を障害が発生したチャネル対応領域の
代替えとすることにより、 スクラッチパッドメモリの障害発生により生じるシステ
ムダウンを回避できるようにしたものである。

〔従来の技術〕 従来、この種のデータ転送装置は、その領域の一部をチ
ャネル対応に分割使用するスクラッチパッドメモリを有
し、各チャネルの制御情報をこの領域に格納して必要に
応じてこれを読み出しチャネルを制御するとともに、読
み出したデータをチェックしデータに異常があればハー
ドウェアの障害としてシステムをダウンしていた。

〔発明が解決しようとする問題点〕

上述した従来のデータ転送装置は、チャネル対応に分割
されたスクラッチパッドメモリの領域より制御しようと
するチャネルに関する制御情報を読み出した際にデータ
の異常の検出を行い、データに異常があれば、その他の
ハードウェア障害と同様に扱われただちにシステムダウ
ンされるたｔに、あるひとつのチャネルに関するスクラ
ッチパッドメモリ領域の障害であってもシステムダウン
を起こしてしまう欠点があった。

本発明はこのような問題を解決するもので、ひとつのチ
ャネルに対応するスクラッチパッドメモリの障害によっ
てシステムがダウンしてしまうことを回避できる装置を
提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、マイクロプログラムを制御するマイクロプロ
グラム制御部と、その一部がチャネル対応に同一サイズ
に分割された領域を有し、この領域に各チャネルの制御
情報が格納されたスクラッチパッドメモリと、このスク
ラッチパッドメモリのチャネル対応領域から読み出され
たデータの異常の有無をチェックする異常検出保持回路
と、この異常検出保持回路により異常が検出されたとき
に、前記マイクロプログラム制御部に割り込みを行うマ
イクロプログラム割り込み手段とを備えたデータ転送装
置において、未使用チャネルを保持する未使用チャネル
レジスタと、前記異常検出保持回路により異常が検出さ
れたときにその異常を保持する異常検出チャネル番号レ
ジスタと、異常が検出されたチャネルの番号を保持する
チャネル番号レジスタと、異常が検出されたチャネルに
対応する前記スクラッチパッドメモリの領域への前記マ
イクロプログラム制御部からの指示アドレスを前記未使
用チャネルレジスタに表示された未使用チャネルに対応
する前記スクラッチパッドメモリ領域のアドレスに変換
するアドレス変換回路とを備え、前記異常検出保持回路
は、前記スクラッチパッドメモリの異常が検出されたと
きに前記異常検出チャネル番号レジスタおよび前記アド
レス変換回路に異常検出を通知する手段を含むことを特
徴とする。

前記未使用チャネルレジスタに代えて、実装されていな
いチャネルのチャネル番号を保持する未実装チャネルレ
ジスタ、または前記スクラッチパッドメモリのチャネル
対応領域以外の未使用領域の先頭アドレスを保持する空
領域アドレスレジスタを備えることができる。

〔作用〕

スクラッチパッドメモリのチャネル対応領域の読み出し
データをチェックし異常が検出されたときにマイクロプ
ログラム制御部に割り込みを行い、その後異常が検出さ
れたチャネル対応の領域に再びアクセスするときに未使
用チャネル、未実装チャネノベあるいはチャネル対応領
域以外の空領域を障害の検出されたチャネル対応領域に
替えて使用する。

これにより、ひとつのチャネルに対応するスクラッチパ
ッドメモリに障害が発生したときであってもシステムが
ダウンしてしまうことを回避することができる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

（第一実施例） 第１図は本発明第一実施例の構成を示すブロック図であ
る。

本発明第一実施例は、マイクロプログラムを制御するマ
イクロプログラム制御部５と、その一部がチャネル対応
に同一サイズに分割された領域を有し、この領域に各チ
ャネルの制御情報が格納されたスクラッチパッドメモリ
１と、このスクラッチパッドメモリ１のチャネル対応領
域から読みａされたデータの異常の有無をチェックする
異常検出保持回路６と、この異常検出保持回路６により
異常が検出されたときに、マイクロプログラム制御部５
に割り込みを行うマイクロプログラム割り込み手段１１
とを備え、さらに、本発明の特徴として、未使用チャネ
ルを保持する未使用チャネルレジスタ３と、異常検出保
持回路６により異常が検出されたときにその異常を保持
する異常検出チャネル番号レジスタ２と、異常が検出さ
れたチャネルの番号を保持するチャネル番号レジスタ４
と、異常が検出されたことによりマイクロプログラム制
御部５へ割り込みを行うマイクロプログラム割り込み手
段１１と、異常が検出されたチャネルに対応するスクラ
ッチパッドメモリ１の領域へのマイクロプログラム制御
部５からの指示アドレスを未使用チャネルレジスタ３に
表示された未使用チャネルに対応するスクラッチパッド
メモリ１のアドレスに変換するアドレス変換回路１ｏと
を備え、異常検出保持回路６には、スクラッチパッドメ
モリ１の異常が検出されたときに異常検出チャネル番号
レジスタ２およびアドレス変換回路１ｏに異常検出を通
知する手段を含む。

スクラッチパッドメモリ１はその領域の一部がチャネル
対応に同一サイズに分割され、各チャネルの制御情報な
どを格納する領域を有し、未使用チャネルレジスタ３に
は未使用状態のチャネル番号が保持され、チャネル番号
レジスタ４にはその時点でマイクロプログラム制御部５
が制御するチャネルの番号が格納される。

アドレス変換回路１０は比較器７、ＡＮＤ回路８および
セレクタ９により構成され、通常、スクラッチパッドメ
モリ１のチャネル対応領域へのアクセスアドレスは、チ
ャネル番号レジスタ４のチャネル番号とマイクロプログ
ラム制御部５により制御線２５によって指示される領域
内での変位分がセレクタ９によって選択されスクラッチ
パッドメモリ１に与えられる。

異常検出保持回路６はスクラッチパッドメモリ１のチャ
ネル対応領域よりデータがリードされた際、これをチェ
ックし異常が検出されると、マイクロプログラム割り込
み手段１１によりマイクロプログラム制御部５へ割り込
みを行うとともに、異常検出チャネル番号レジスタ２お
よびＡＮＤ回路８に異常検出の通知を行う。すなわち、
異常検出保持回路６から制御線２６を介して異常検出通
知を示す論理“１”が出力され（通常は論理“０”）、
チャネル番号レジスタ４の値を常時サンプリングしてい
る異常検８チャネル番号レジスタ２がこの信号を受はホ
ールドする。マイクロプログラム制御部５は異常が検出
されるとオペレーティングシステムに対して当該チャネ
ルにかかる転送の異常終了を報告する。

その後、この異常が検出されたチャネルに対して起動が
かかりマイクロプログラム制御部５がスクラッチパッド
メモリ１のチャネル対応領域をアクセスしようとすると
、マイクロプログラム制御部５はアドレス変換回路１０
にチャネル対応領域内での変位分を与える。

比較器７ではチャネル番号レジスタ４と前述の異常が検
出されたチャネル番号を保持している異常検出チャネル
番号レジスタ２の値が比較され、この場合一致するため
ＡＮＤ回路８に論理“１”が出力される。異常検出保持
回路６には異常が検出されたことが記憶されており、制
御線２６からは論理″１”が出力されている。そのため
ＡＮＤ回路８の出力は論理“１”となりセレクタ９は未
使用チャネルレジスタ３の値とマイクロプログラム制御
部５からのチャネル対応領域内の変位分とを選択しスク
ラッチパッドメモリ１にアドレスとして与える。

（第二実施例） 第２図は本発明第二実施例の構成を示すブロック図であ
る。

本発明第二実施例は、本発明第一実施例における未使用
チャネルレジスタ３が未実装チャネルレジスタ３０に置
き替えられたもので、この未実装チャネルレジスタ３０
には実装されていないチャネルのチャネル番号が保持さ
れる。その他の構成は第一実施例と同様である。したが
って、異常検出保持回路６が異常を検出した後の異常が
検出されたチャネルのチャネル対応領域へのアクセスア
ドレスはチャネル番号レジスタ４の値のかわりに未実装
チャネルレジスタ３０の未実装のチャネルのチャネル番
号とマイクロプログラム制御部５からのチャネル対応領
域内の変位分とがスクラッチパッドメモリ１にアドレス
として与えられる。

（第三実施例） 第３図は本発明第三実施例の構成を示すブロック図であ
る。

本発明第三実施例は、本発明第一実施例の未使用チャネ
ルレジスタ３が空領域アドレスレジスタ４０に置き替え
られたもので、この空領域アドレスレジスタ４０にはス
クラッチパッドメモリ１のチャネル対応の領域以外の未
使用領域の先頭アドレスが保持される。その他の構成に
ついては第一実施例と同様である。したがって、異常検
出保持回路６が異常を検ａした後の異常が検出されたチ
ャネルのチャネル対応領域へのアクセスアドレスはチャ
ネル番号レジスタ４の値のかわりにスクラッチパッドメ
モリ１の空領域アドレスレジスタ４０のスクラッチパッ
ドメモリ１の未使用領域の先頭アドレスとマイクロプロ
グラム制御部５からのチャネル対応領域内の変位分とが
スクラッチパッドメモリ１にアドレスとして与えられる
。

〔発胡の効果〕

以上説明したように本発明によれば、異常が検出された
スクラッチパッドメモリのチャネル対応の領域に再びア
クセスするときに未使用チャネルの領域、未実装チャネ
ルの領域、あるいはチャネル対応領域以外の空領域を障
害が検出された領域の代替えとすることにより、ひとつ
のチャネルに対応するスクラッチパッドメモリに障害が
発生したときでもシステムがダウンしてしまうことを回
避することができる効果がある。

【図面の簡単な説明】

第１図は本発明第一実施例の構成を示すブロック図。 第２図は本発明第二実施例の構成を示すブロック図。 第３図は本発明第三実施例の構成を示すブロック図。 １・・・スクラッチパッドメモリ、２・・・異常検出チ
ャネル番号レジスタ、３・・・未使用チャネルレジスタ
、４・・・チャネル番号レジスタ、５・・・マイクロプ
ログラム制御部、６・・・異常検出保持回路、７・・・
比較器、８・・・ＡＮＤ回路、９・・・セレクタ、１０
・・・アドレス変換回路、１１・・・マイクロプログラ
ム割り込み手段、２１〜２７・・・制御線、３０・・・
未実装チャネルレジスタ、４０・・・空領域アドレスレ
ジスタ。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラムを制御するマイクロプログラム
   制御部と、 その一部がチャネル対応に同一サイズに分割された領域
   を有し、この領域に各チャネルの制御情報が格納された
   スクラッチパッドメモリと、このスクラッチパッドメモ
   リのチャネル対応領域から読み出されたデータの異常の
   有無をチェックする異常検出保持回路と、 この異常検出保持回路により異常が検出されたときに、
   前記マイクロプログラム制御部に割り込みを行うマイク
   ロプログラム割り込み手段とを備えたデータ転送装置に
   おいて、 未使用チャネルを保持する未使用チャネルレジスタと、 前記異常検出保持回路により異常が検出されたときにそ
   の異常を保持する異常検出チャネル番号レジスタと、 異常が検出されたチャネルの番号を保持するチャネル番
   号レジスタと、 異常が検出されたチャネルに対応する前記スクラッチパ
   ッドメモリの領域への前記マイクロプログラム制御部か
   らの指示アドレスを前記未使用チャネルレジスタに表示
   された未使用チャネルに対応する前記スクラッチパッド
   メモリ領域のアドレスに変換するアドレス変換回路と を備え、 前記異常検出保持回路は、前記スクラッチパッドメモリ
   の異常が検出されたときに前記異常検出チャネル番号レ
   ジスタおよび前記アドレス変換回路に異常検出を通知す
   る手段を含む ことを特徴とするデータ転送装置。 ２、前記未使用チャネルレジスタに代えて、実装されて
   いないチャネルのチャネル番号を保持する未実装チャネ
   ルレジスタを備えた請求項１記載のデータ転送装置。 ３、前記未使用チャネルレジスタに代えて、前記スクラ
   ッチパッドメモリのチャネル対応領域以外の未使用領域
   の先頭アドレスを保持する空領域アドレスレジスタを備
   えた請求項１記載のデータ転送装置。