JPH0473720B2 - - Google Patents
Info
- Publication number
- JPH0473720B2 JPH0473720B2 JP61153237A JP15323786A JPH0473720B2 JP H0473720 B2 JPH0473720 B2 JP H0473720B2 JP 61153237 A JP61153237 A JP 61153237A JP 15323786 A JP15323786 A JP 15323786A JP H0473720 B2 JPH0473720 B2 JP H0473720B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- paper battery
- card
- contact
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Battery Mounting, Suspending (AREA)
- Credit Cards Or The Like (AREA)
- Calculators And Similar Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ICチツプのような各種の回路素子
が高密度に実装されたバツテリーバツクアツプタ
イプのカード型電子回路ユニツトに関する。
が高密度に実装されたバツテリーバツクアツプタ
イプのカード型電子回路ユニツトに関する。
（従来の技術）
従来からカードサイズの薄型電子回路ユニツト
として、配線板上にフラツトパツケージタイプの
ICや裸のICチツプをそのまま実装したものを、
表裏両面から絶縁性カバーで覆い、さらにその両
面に薄い金属板を重ね合わせた構造のものが使用
されている。
として、配線板上にフラツトパツケージタイプの
ICや裸のICチツプをそのまま実装したものを、
表裏両面から絶縁性カバーで覆い、さらにその両
面に薄い金属板を重ね合わせた構造のものが使用
されている。
そして、ICチツプとしてCMOSのような消費
電力の低いメモリチツプを実装したカード型電子
回路ユニツトとしては、配線板に貫通孔を設け、
その中にコイン型の電池を実装してバツテリーバ
ツクアツプした構造のものが知られている。
電力の低いメモリチツプを実装したカード型電子
回路ユニツトとしては、配線板に貫通孔を設け、
その中にコイン型の電池を実装してバツテリーバ
ツクアツプした構造のものが知られている。
（発明が解決しようとする問題点）
しかしながらこのようなバツテリーバツクアツ
プタイプのカード型電子回路ユニツトにおいて
は、厚さ方向の回路素子の実装可能な領域が少な
いばかりでなく、コイン型電池の厚さが約1.6mm
とかなり厚いため、全体の厚さが厚くなつてしま
うという欠点があつた。
プタイプのカード型電子回路ユニツトにおいて
は、厚さ方向の回路素子の実装可能な領域が少な
いばかりでなく、コイン型電池の厚さが約1.6mm
とかなり厚いため、全体の厚さが厚くなつてしま
うという欠点があつた。
また、配線板上で電池の実装部分にはICチツ
プをはじめとする回路素子を搭載することができ
ず、水平方向の実装可能な領域が少ないため、実
装密度が低いという問題があり、特に回路素子と
してメモリチツプを実装してなるメモリカードに
おいては、メモリ容量を増大させることが難しか
つた。
プをはじめとする回路素子を搭載することができ
ず、水平方向の実装可能な領域が少ないため、実
装密度が低いという問題があり、特に回路素子と
してメモリチツプを実装してなるメモリカードに
おいては、メモリ容量を増大させることが難しか
つた。
本発明はこれらの問題を解決するためになされ
たもので、バツテリーバツクアツプされた薄くて
実装密度の高いカード型電子回路ユニツトを提供
することを目的とする。
たもので、バツテリーバツクアツプされた薄くて
実装密度の高いカード型電子回路ユニツトを提供
することを目的とする。
［発明の構成］
（問題点を解決するための手段）
すなわち本発明のカード型電子回路ユニツト
は、各種回路素子を埋設した板状の配線基体の片
面の周辺部にグランド電位の導体パターンを形成
し、このグランド電位の導体パターンの内側のほ
ぼ全域に電源電位の導体パターンを形成するとと
もに、この電源電位の導体パターン上に、ペーパ
ー電池をその正電極が接触するように載せ、さら
にこのペーパー電池上に、内面が前記ペーパー電
池の負電極と接触し、かつその周縁部が前記リン
グ状導体パターンと接触するようにして金属製キ
ヤツプを被覆し気密に封止して成ることを特徴と
している。
は、各種回路素子を埋設した板状の配線基体の片
面の周辺部にグランド電位の導体パターンを形成
し、このグランド電位の導体パターンの内側のほ
ぼ全域に電源電位の導体パターンを形成するとと
もに、この電源電位の導体パターン上に、ペーパ
ー電池をその正電極が接触するように載せ、さら
にこのペーパー電池上に、内面が前記ペーパー電
池の負電極と接触し、かつその周縁部が前記リン
グ状導体パターンと接触するようにして金属製キ
ヤツプを被覆し気密に封止して成ることを特徴と
している。
（作用）
本発明のカード型電子回路ユニツトにおいて
は、ペーパー電池が配線基体と金属製キヤツプと
の間に介挿され、その正負両電極が配線基体上に
形成された電源電位の導体パターンとグランド電
位の導体パターンとにそれぞれ接続されて回路素
子がバツテリーバツクアツプされており、電池の
搭載により実装可能な水平方向の領域が減少する
ことがない。
は、ペーパー電池が配線基体と金属製キヤツプと
の間に介挿され、その正負両電極が配線基体上に
形成された電源電位の導体パターンとグランド電
位の導体パターンとにそれぞれ接続されて回路素
子がバツテリーバツクアツプされており、電池の
搭載により実装可能な水平方向の領域が減少する
ことがない。
また、板状の配線基体内に各種の回路素子が埋
設されているので、厚さ方向の実装密度の高いカ
ード型電子回路ユニツトを得ることができる。
設されているので、厚さ方向の実装密度の高いカ
ード型電子回路ユニツトを得ることができる。
さらに配線基体の上に金属製キヤツプが被覆さ
れているので、搭載された回路素子が外界の電気
的影響から保護されている。
れているので、搭載された回路素子が外界の電気
的影響から保護されている。
（実施例）
以下、本発明を図面に示す実施例について説明
する。
する。
第１図は本発明のカード型電子回路ユニツトの
一実施例を示す断面図、第２図および第３図はそ
れぞれその表側および裏側から見た斜視図、第４
図は実施例の配線基体を構成する配線板の拡大斜
視図である。
一実施例を示す断面図、第２図および第３図はそ
れぞれその表側および裏側から見た斜視図、第４
図は実施例の配線基体を構成する配線板の拡大斜
視図である。
これらの図において、符号１はセラミツクのよ
うな絶縁基材をベースとする配線板を示し、この
表面にはICチツプのような能動素子を搭載する
ための複数の段付き非貫通孔２が形成されてお
り、この段付き非貫通孔２の底部および段部に
は、それぞれダイボンデイングパツド３およびワ
イヤボンデイングパツド４が形成されている。ま
た裏面には、外部装置と接続するための入出力端
子の取付用導体パツド５が形成されている。
うな絶縁基材をベースとする配線板を示し、この
表面にはICチツプのような能動素子を搭載する
ための複数の段付き非貫通孔２が形成されてお
り、この段付き非貫通孔２の底部および段部に
は、それぞれダイボンデイングパツド３およびワ
イヤボンデイングパツド４が形成されている。ま
た裏面には、外部装置と接続するための入出力端
子の取付用導体パツド５が形成されている。
さらにこのような配線板１の表面の周辺部に
は、リング状の導体パターン６が形成され、この
リング状導体パターン６の内側の段付き非貫通孔
２を除いた表面のほぼ全域には、ベタ導体パター
ン７が形成されている。そしてこれらリング状導
体パターン６およびベタ導体パターン７は、それ
ぞれグランド電位および電源電位に保持される。
は、リング状の導体パターン６が形成され、この
リング状導体パターン６の内側の段付き非貫通孔
２を除いた表面のほぼ全域には、ベタ導体パター
ン７が形成されている。そしてこれらリング状導
体パターン６およびベタ導体パターン７は、それ
ぞれグランド電位および電源電位に保持される。
このような配線板１の段付き非貫通孔２のダイ
ボンデイングパツド３上には、能動素子８が１個
ずつ導電性接着剤で接着されており、これらの能
動素子８はワイヤボンデイングパツド４とAu線
のようなボンデイングワイヤ９で接続されてい
る。
ボンデイングパツド３上には、能動素子８が１個
ずつ導電性接着剤で接着されており、これらの能
動素子８はワイヤボンデイングパツド４とAu線
のようなボンデイングワイヤ９で接続されてい
る。
このような構造を有する配線基体１０上には、
コバールやFe／Ni42アロイのような配線板１を
構成するセラミツクと熱膨張係数がほぼ等しい金
属からなるキヤツプ１１がかぶせられている。こ
の金属製キヤツプ１１は、ハンダ等の導電性溶着
剤１２により周端部がリング状導体パターン６に
固着されその内部が気密に封止されている。
コバールやFe／Ni42アロイのような配線板１を
構成するセラミツクと熱膨張係数がほぼ等しい金
属からなるキヤツプ１１がかぶせられている。こ
の金属製キヤツプ１１は、ハンダ等の導電性溶着
剤１２により周端部がリング状導体パターン６に
固着されその内部が気密に封止されている。
さらにこの金属製キヤツプ１１と配線基体１０
との間の薄い間隙には、リチウムペーパー電池の
ような非常に薄い（厚さが0.5mm程度）ペーパー
電池１３が介挿されている。そして、このペーパ
ー電池１３の＋側電極は、配線板１上の電源電位
に保持されたベタ導体パターン７に接触し、これ
に電気的に接続されている。また、一側の電極は
金属製キヤツプ１１の内周面に接触しており、こ
の金属製キヤツプ１１を介してグランド電位のリ
ング状導体パターン６に接続されている。
との間の薄い間隙には、リチウムペーパー電池の
ような非常に薄い（厚さが0.5mm程度）ペーパー
電池１３が介挿されている。そして、このペーパ
ー電池１３の＋側電極は、配線板１上の電源電位
に保持されたベタ導体パターン７に接触し、これ
に電気的に接続されている。また、一側の電極は
金属製キヤツプ１１の内周面に接触しており、こ
の金属製キヤツプ１１を介してグランド電位のリ
ング状導体パターン６に接続されている。
このように構成された実施例のカード型電子回
路ユニツトにおいては、金属製キヤツプ１１と配
線基体１０との間に極めて薄いペーパー電池１３
が介挿されているので全体の厚さが増大すること
なく、実装された能動素子８がバツテリーバツク
アツプされている。
路ユニツトにおいては、金属製キヤツプ１１と配
線基体１０との間に極めて薄いペーパー電池１３
が介挿されているので全体の厚さが増大すること
なく、実装された能動素子８がバツテリーバツク
アツプされている。
また、このようなペーパー電池１３の搭載によ
り、能動素子８の実装可能な水平方向の領域が減
少することがなく、高密度に実装することができ
る。
り、能動素子８の実装可能な水平方向の領域が減
少することがなく、高密度に実装することができ
る。
さらに、能動素子８が配線板１内部に埋め込ま
れた状態で搭載されているので、配線板１の厚さ
方向の実装可能な領域も最大限に利用されてお
り、非常に実装密度が高いものとなる。
れた状態で搭載されているので、配線板１の厚さ
方向の実装可能な領域も最大限に利用されてお
り、非常に実装密度が高いものとなる。
なお、以上の実施例においては、外部装置と接
続するための入出力端子の取付用導体パツド５が
配線板１の裏面に形成された例について記載した
が、このような例に限定されず、これらの取付用
導体パツド５を金属製キヤツプ１１より外側の配
線板１表面に設けることもできる。
続するための入出力端子の取付用導体パツド５が
配線板１の裏面に形成された例について記載した
が、このような例に限定されず、これらの取付用
導体パツド５を金属製キヤツプ１１より外側の配
線板１表面に設けることもできる。
［発明の効果］
以上の説明から明らかなように、本発明のカー
ド型電子回路ユニツトにおいては、厚さを増大さ
せることなく電池を搭載することができ、ICチ
ツプをはじめとする回路素子を高密度に実装する
ことができる。
ド型電子回路ユニツトにおいては、厚さを増大さ
せることなく電池を搭載することができ、ICチ
ツプをはじめとする回路素子を高密度に実装する
ことができる。
第１図は本発明のカード型電子回路ユニツトの
一実施例を示す断面図、第２図はそれを表側から
見た斜視図、第３図は同じく裏側から見た斜視
図、第４図は実施例の配線基体を構成する配線板
の拡大斜視図である。 １……配線板、２……段付き非貫通孔、５……
入出力端子取付用導体パツド、６……リング状導
体パターン、７……ベタ導体パターン、８……能
動素子、１１……金属製キヤツプ、１３……ペー
パー電池。
一実施例を示す断面図、第２図はそれを表側から
見た斜視図、第３図は同じく裏側から見た斜視
図、第４図は実施例の配線基体を構成する配線板
の拡大斜視図である。 １……配線板、２……段付き非貫通孔、５……
入出力端子取付用導体パツド、６……リング状導
体パターン、７……ベタ導体パターン、８……能
動素子、１１……金属製キヤツプ、１３……ペー
パー電池。
Claims (1)
- 【特許請求の範囲】 １ 各種回路素子を埋設した板状の配線基体の片
面の周辺部にグランド電位の導体パターンを形成
し、このグランド電位の導体パターンの内側のほ
ぼ全域に電源電位の導体パターンを形成するとと
もに、この電源電位の導体パターン上に、ペーパ
ー電池をその正電極が接触するように載せ、さら
にこのペーパー電池上に、内面が前記ペーパー電
池の負電極と接触し、かつその周縁部が前記リン
グ状導体パターンと接触するようにして金属製キ
ヤツプを被覆し気密に封止して成ることを特徴と
するカード型電子回路ユニツト。 ２ 配線基体が、能動素子を搭載するための段付
き非貫通孔または受動素子を搭載するための段な
し非貫通孔を有し、これらの各非貫通孔内に能動
素子または受動素子が搭載されている特許請求の
範囲第１項記載のカード型電子回路ユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153237A JPS637984A (ja) | 1986-06-30 | 1986-06-30 | カ−ド型電子回路ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153237A JPS637984A (ja) | 1986-06-30 | 1986-06-30 | カ−ド型電子回路ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS637984A JPS637984A (ja) | 1988-01-13 |
| JPH0473720B2 true JPH0473720B2 (ja) | 1992-11-24 |
Family
ID=15558051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153237A Granted JPS637984A (ja) | 1986-06-30 | 1986-06-30 | カ−ド型電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS637984A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795620B2 (ja) * | 1989-12-25 | 1995-10-11 | 株式会社村田製作所 | 回路基板とそれを用いた実装構造 |
-
1986
- 1986-06-30 JP JP61153237A patent/JPS637984A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS637984A (ja) | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| KR920001691A (ko) | 제로 전력 ic 모듈 | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JPH0473720B2 (ja) | ||
| JPS637983A (ja) | カ−ド型電子回路ユニツト | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPH1187409A5 (ja) | 半導体集積回路装置 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0519974Y2 (ja) | ||
| JPS61161654A (ja) | 電子回路ユニツト | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPH088138Y2 (ja) | 半導体の実装構造 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPS61159757A (ja) | 電子回路ユニツト | |
| JPS62273894A (ja) | カ−ド型電子回路ユニツト | |
| JPS62248695A (ja) | 薄形半導体カ−ド | |
| JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |