JPH0476151B2 - - Google Patents
Info
- Publication number
- JPH0476151B2 JPH0476151B2 JP10713385A JP10713385A JPH0476151B2 JP H0476151 B2 JPH0476151 B2 JP H0476151B2 JP 10713385 A JP10713385 A JP 10713385A JP 10713385 A JP10713385 A JP 10713385A JP H0476151 B2 JPH0476151 B2 JP H0476151B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- groups
- buffers
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
Ｍ個の個別チヤネルを個別チヤネル制御部にま
とめ、当該個別チヤネル制御部をＮ群準備し、各
個別チヤネル制御部内のＭ個の個別チヤネルにデ
ータを転送するためのバツフアとチヤネル集中制
御部内に設けた対応するバツフアとをデータバス
を用いて接続することにより、データバスのバス
線の数を少なくしている。
とめ、当該個別チヤネル制御部をＮ群準備し、各
個別チヤネル制御部内のＭ個の個別チヤネルにデ
ータを転送するためのバツフアとチヤネル集中制
御部内に設けた対応するバツフアとをデータバス
を用いて接続することにより、データバスのバス
線の数を少なくしている。
本発明は、チヤネル集中制御部と個別チヤネル
制御部とを接続するデータバス線の数を少なくす
るよう構成したデータ転送制御方式に関するもの
である。
制御部とを接続するデータバス線の数を少なくす
るよう構成したデータ転送制御方式に関するもの
である。
従来、チヤネルを制御してデータを転送するデ
ータ転送制御方式の構成は、第５図に示すよう
に、Ｎ個のチヤネル（例えばCHOないしCHFか
らなる16個のチヤネル）を制御するチヤネル集中
制御部２１と、個々のチヤネルを制御するＮ個
（例えば16個）の個別チヤネル21−１ないし21−
16と、チヤネル集中制御部２１と個別チヤネル21
−１ないし21−16とを接続する夫々のデータバス
とを備えていた。そして、チヤネル集中制御部２
１から個別チヤネル21−１ないし21−１６へは、
Ｎサイクルに１回（例えば16サイクルに１回）デ
ータの転送を行つていた。
ータ転送制御方式の構成は、第５図に示すよう
に、Ｎ個のチヤネル（例えばCHOないしCHFか
らなる16個のチヤネル）を制御するチヤネル集中
制御部２１と、個々のチヤネルを制御するＮ個
（例えば16個）の個別チヤネル21−１ないし21−
16と、チヤネル集中制御部２１と個別チヤネル21
−１ないし21−16とを接続する夫々のデータバス
とを備えていた。そして、チヤネル集中制御部２
１から個別チヤネル21−１ないし21−１６へは、
Ｎサイクルに１回（例えば16サイクルに１回）デ
ータの転送を行つていた。
しかし、第５図に示すチヤネル集中制御部２１
内に各チヤネルに当該するバツフアが無く、Ｉ／
Ｏインタフエースの転送レートを下げないため
に、チヤネル集中制御部２１と各個別チヤネル21
−１ないし21−16との間に夫々データバスを設け
なければならず、チヤネル集中制御部２１と各個
別チヤネル21−１ないし21−16とを結ぶためのデ
ータバスの本数が多くなつてしまうという問題点
があつた。
内に各チヤネルに当該するバツフアが無く、Ｉ／
Ｏインタフエースの転送レートを下げないため
に、チヤネル集中制御部２１と各個別チヤネル21
−１ないし21−16との間に夫々データバスを設け
なければならず、チヤネル集中制御部２１と各個
別チヤネル21−１ないし21−16とを結ぶためのデ
ータバスの本数が多くなつてしまうという問題点
があつた。
本発明は、前記問題点を解決するために、個別
チヤネルをＭ個のチヤネルから成るＮ群の個別チ
ヤネル制御部にまとめ、当該Ｎ群の個別チヤネル
制御部とチヤネル集中制御部内に設けた個々のチ
ヤネルに対応するバツフアとをデータバスを用い
て接続している。
チヤネルをＭ個のチヤネルから成るＮ群の個別チ
ヤネル制御部にまとめ、当該Ｎ群の個別チヤネル
制御部とチヤネル集中制御部内に設けた個々のチ
ヤネルに対応するバツフアとをデータバスを用い
て接続している。
第１図は本発明の原理的構成図を示す。図中、
１は各チヤネルCH0ないしCH（NM−１）内のデ
ータ記憶部（DLS）から読み出したデータを
夫々バツフア０なししNM−１に格納するチヤネ
ル集中制御部、２−０ないし２−（Ｎ−１）はＮ
群からなる個別チヤネル制御部、３−０ないし３
−（Ｎ−１）はＮ群からなるデータバスを表す。
１は各チヤネルCH0ないしCH（NM−１）内のデ
ータ記憶部（DLS）から読み出したデータを
夫々バツフア０なししNM−１に格納するチヤネ
ル集中制御部、２−０ないし２−（Ｎ−１）はＮ
群からなる個別チヤネル制御部、３−０ないし３
−（Ｎ−１）はＮ群からなるデータバスを表す。
第１図において、チヤネル集中制御部１内に各
チヤネルに対応して設けられた夫々のバツフア０
ないし（NM−１）は、Ｎ群に分割されている。
例えば図中ではバツフア０ないし３からなるよう
な群がＮ群設けられている。各群例えばバツフア
０ないし３はデータバス３−０を介して個別チヤ
ネル制御部２−０内のバツフア０ないし３に夫々
接続されている。同様に、他の群についてもデー
タバス３−１ないし３−（Ｎ−１）によつて接続
されている。そして、例えば個別チヤネル制御部
２−０内の夫々のバツフア０ないし３は、データ
バスを介して夫々のチヤネルに対応するバツフア
を介して夫々Ｉ／Ｏインタフエースに接続されて
いる。
チヤネルに対応して設けられた夫々のバツフア０
ないし（NM−１）は、Ｎ群に分割されている。
例えば図中ではバツフア０ないし３からなるよう
な群がＮ群設けられている。各群例えばバツフア
０ないし３はデータバス３−０を介して個別チヤ
ネル制御部２−０内のバツフア０ないし３に夫々
接続されている。同様に、他の群についてもデー
タバス３−１ないし３−（Ｎ−１）によつて接続
されている。そして、例えば個別チヤネル制御部
２−０内の夫々のバツフア０ないし３は、データ
バスを介して夫々のチヤネルに対応するバツフア
を介して夫々Ｉ／Ｏインタフエースに接続されて
いる。
第１図において、各チヤネルCHOないしCH
（NM−１）内のデータ記憶部（DJS）から読み
出されてバツフア０ないし（NM−１）に格納さ
れたデータは、各群毎に夫々データバス３−０な
いし３−（Ｎ−１）を介して夫々個別チヤネル制
御部２−０ないし２−（Ｎ−１）内のＭ組からな
るバツフア０ないし（NM−１）にいわば並列転
送の態様で転送される。例えばバツフア０ないし
３からなるようなＭ組のバツフアに夫々並列に転
送される。転送されたデータは、バツフアを介し
てＩ／Ｏインタフエースに夫々転送される。
（NM−１）内のデータ記憶部（DJS）から読み
出されてバツフア０ないし（NM−１）に格納さ
れたデータは、各群毎に夫々データバス３−０な
いし３−（Ｎ−１）を介して夫々個別チヤネル制
御部２−０ないし２−（Ｎ−１）内のＭ組からな
るバツフア０ないし（NM−１）にいわば並列転
送の態様で転送される。例えばバツフア０ないし
３からなるようなＭ組のバツフアに夫々並列に転
送される。転送されたデータは、バツフアを介し
てＩ／Ｏインタフエースに夫々転送される。
第２図は本発明の１実施例構成図を示す。図
中、４はチヤネル集中制御部、４−０ないし４−
Ｆはバツフア、５−０ないし５−３は個別チヤネ
ル制御部、６−０ないし６−３はデータバスを表
す。
中、４はチヤネル集中制御部、４−０ないし４−
Ｆはバツフア、５−０ないし５−３は個別チヤネ
ル制御部、６−０ないし６−３はデータバスを表
す。
第２図は16チヤネルで１つの集中チヤネルを構
成するものを示す。図中チヤネル集中制御部４内
の各CH（チヤネル）０ないしCHFのDLS（データ
記憶部）から読み出したデータ例えば４バイトの
ワード単位で読み出したデータは、16サイクルに
１回各バツフア４−０ないし４−Ｆに夫々格納さ
れる。
成するものを示す。図中チヤネル集中制御部４内
の各CH（チヤネル）０ないしCHFのDLS（データ
記憶部）から読み出したデータ例えば４バイトの
ワード単位で読み出したデータは、16サイクルに
１回各バツフア４−０ないし４−Ｆに夫々格納さ
れる。
一方、各個別チヤンネル制御部５−０ないし５
−３は、４組のバツフアから夫々構成されてお
り、各組は４バイト分のバツフアから構成されて
いる。そして、例えば個別チヤネル制御部５−０
内の４組のバツフアと、チヤネル集中制御部４内
のバツフア４−０ないし４−３とはデータバス６
−０を介して接続されている。同様に、他の個別
チヤネル制御部５−１（図示省略）ないし５−３
についても、夫々チヤネル集中制御部４内のバツ
フア４−４（図示省略）ないし４−Ｆとデータバ
ス６−１（図示省略）ないし６−３を介して接続
されている。
−３は、４組のバツフアから夫々構成されてお
り、各組は４バイト分のバツフアから構成されて
いる。そして、例えば個別チヤネル制御部５−０
内の４組のバツフアと、チヤネル集中制御部４内
のバツフア４−０ないし４−３とはデータバス６
−０を介して接続されている。同様に、他の個別
チヤネル制御部５−１（図示省略）ないし５−３
についても、夫々チヤネル集中制御部４内のバツ
フア４−４（図示省略）ないし４−Ｆとデータバ
ス６−１（図示省略）ないし６−３を介して接続
されている。
次に、第３図および第４図を用いて、本発明実
施例の動作を説明する。第３図は第２図の実施例
の動作を説明するための代表部分のバツフア構成
図、第４図は動作シーケンス図である。
施例の動作を説明する。第３図は第２図の実施例
の動作を説明するための代表部分のバツフア構成
図、第４図は動作シーケンス図である。
第２図において、チヤネル集中制御部４と個別
チヤネル制御部５−０〜５−３との間のデータバ
ス６−０〜６−３は時分割転送を行なつている。
両制御部がもつ共通時刻に合わされた時刻に、第
３図では、両制御部のバツフア４−０〜４−３と
バツフア５−０〜５−３の対応するものの間でデ
ータが転送される。第３図のチヤネル集中制御部
のバツフア４−０〜４−３では、個々のバツフア
はａ，ｂ，ｃ，ｄで表されている。また個別チヤ
ネル制御部５−０では、４つのバツフア群は５−
０〜５−０−３で表され、各群内の個別バツフア
はｅ，ｆ，ｇ，ｈで表されている。たとえば４−
０のバツフアのデータは必ず５−０−０のバツフ
アに転送され、個々には、ａ→ｅ、ｂ→ｆ、ｃ→
ｇ、ｄ→ｈのように対応する。４−１〜４−３と
５−０〜５−０−３との間も同様である。第４図
の動物シーケンス図は、これらの各対応するバツ
フア間のデータ転送時刻を示している。
チヤネル制御部５−０〜５−３との間のデータバ
ス６−０〜６−３は時分割転送を行なつている。
両制御部がもつ共通時刻に合わされた時刻に、第
３図では、両制御部のバツフア４−０〜４−３と
バツフア５−０〜５−３の対応するものの間でデ
ータが転送される。第３図のチヤネル集中制御部
のバツフア４−０〜４−３では、個々のバツフア
はａ，ｂ，ｃ，ｄで表されている。また個別チヤ
ネル制御部５−０では、４つのバツフア群は５−
０〜５−０−３で表され、各群内の個別バツフア
はｅ，ｆ，ｇ，ｈで表されている。たとえば４−
０のバツフアのデータは必ず５−０−０のバツフ
アに転送され、個々には、ａ→ｅ、ｂ→ｆ、ｃ→
ｇ、ｄ→ｈのように対応する。４−１〜４−３と
５−０〜５−０−３との間も同様である。第４図
の動物シーケンス図は、これらの各対応するバツ
フア間のデータ転送時刻を示している。
以上のような構成を採用することにより、チヤ
ネル集中制御部４内の各バツフア４−０ないし４
−Ｆには、16サイクルに１回、４バイトとデータ
が格納される。そして、この４バイトのデータが
格納された例えばバツフア４−０ないし４−３
は、１バイト幅を持つデータバス６−０を介して
個別チヤネル制御部５−０内のバツフアに接続さ
れている。このため、４サイクルに１回、１バイ
トづつチヤネル集中制御部４内のバツフア４−０
ないし４−３から個別チヤネル制御部５−０内の
各バツフアに順次転送される。ここで、データバ
ス６−０ないし６−３の全体に必要とされるバス
幅を算出すると、 バス幅＝１バイト幅×４＝４バイト幅 となる。
ネル集中制御部４内の各バツフア４−０ないし４
−Ｆには、16サイクルに１回、４バイトとデータ
が格納される。そして、この４バイトのデータが
格納された例えばバツフア４−０ないし４−３
は、１バイト幅を持つデータバス６−０を介して
個別チヤネル制御部５−０内のバツフアに接続さ
れている。このため、４サイクルに１回、１バイ
トづつチヤネル集中制御部４内のバツフア４−０
ないし４−３から個別チヤネル制御部５−０内の
各バツフアに順次転送される。ここで、データバ
ス６−０ないし６−３の全体に必要とされるバス
幅を算出すると、 バス幅＝１バイト幅×４＝４バイト幅 となる。
参考のために第３図に示す従来のデータ転送制
御方式において必要とされるデータバス２１−１
ないし２１−１５に対して必要とされる全体のバ
ス幅を算出すると、 バス幅＝２バイト幅×16＝32バイト幅 となる。
御方式において必要とされるデータバス２１−１
ないし２１−１５に対して必要とされる全体のバ
ス幅を算出すると、 バス幅＝２バイト幅×16＝32バイト幅 となる。
以上説明したように、本発明によれば、チヤネ
ル集中制御部内に個々のチヤネルに対応するバツ
フアを設けると共に、当該バツフアをＮ群に分割
し、分割した各群をＭ組のバツフアを用いて構成
している。そして、当該Ｍ組のバツフアに対応す
るＭ組のバツフアを個別チヤネル制御部に夫々設
け、チヤネル集中制御部内の各群のバツフアと対
応する個別チヤネル内のバツフアとをデータバス
を用いて夫々接続しているため、Ｉ／Ｏインタフ
エースの転送レートを下げることなく、チヤネル
集中制御部と個別チヤネル制御部との間のデータ
バスのバス幅を大幅に削減することができる。
ル集中制御部内に個々のチヤネルに対応するバツ
フアを設けると共に、当該バツフアをＮ群に分割
し、分割した各群をＭ組のバツフアを用いて構成
している。そして、当該Ｍ組のバツフアに対応す
るＭ組のバツフアを個別チヤネル制御部に夫々設
け、チヤネル集中制御部内の各群のバツフアと対
応する個別チヤネル内のバツフアとをデータバス
を用いて夫々接続しているため、Ｉ／Ｏインタフ
エースの転送レートを下げることなく、チヤネル
集中制御部と個別チヤネル制御部との間のデータ
バスのバス幅を大幅に削減することができる。
第１図は本発明の原理的構成図、第２図は本発
明の１実施例構成図、第３図は本発明実施例の動
作を説明するための代表部分のバツフア構成図、
第４図は本発明実施例の動作シーケンス図、第５
図は従来のデータ転送制御方式の構成図を示す。 図中、１はチヤネル集中制御部、２−０ないし
２−（Ｎ−１）はＮ群からなる個別チヤネル制御
部、３−０ないし３−（Ｎ−１）はＮ群からなる
データバスを表す。
明の１実施例構成図、第３図は本発明実施例の動
作を説明するための代表部分のバツフア構成図、
第４図は本発明実施例の動作シーケンス図、第５
図は従来のデータ転送制御方式の構成図を示す。 図中、１はチヤネル集中制御部、２−０ないし
２−（Ｎ−１）はＮ群からなる個別チヤネル制御
部、３−０ないし３−（Ｎ−１）はＮ群からなる
データバスを表す。
Claims (1)
- 【特許請求の範囲】 １ チヤネルを制御してデータを転送するデータ
転送制御方式において、 各チヤネルに対応するバツフアを夫々設けると
共に、当該バツフアをＮ（Ｎは正整数）群に分割
し、分割したバツフア群が夫々Ｍ（Ｍは正整数）
組からなるよう構成したチヤネル集中制御部１
と、 チヤネル集中制御部１内でバツフアをＮ群に分
割した各群のＭ（Ｍは正整数）組のバツフアに対
応するＭ組のバツフアを設けた個別チヤネル制御
部２と、 前記チヤネル集中制御部１内に設けたＮ群に分
割した各群のＭ組のバツフアと、当該Ｍ組のバツ
フアに対応する個別チヤネル制御部２内に設けた
Ｍ組のバツフアとを接続するデータバス３とを備
え、 チヤネル集中制御部１がＭ×Ｎサイクルに１回
各チヤネルのデータ記憶部から読み出したデータ
をチヤネル集中制御部１内の該当するバツフアに
夫々格納すると共に、当該バツフアに格納された
データを前記データバス３を介して個別チヤネル
制御部２内の該当するバツフアにＭサイクルに１
回、転送することを特徴とするデータ転送制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10713385A JPS61264460A (ja) | 1985-05-20 | 1985-05-20 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10713385A JPS61264460A (ja) | 1985-05-20 | 1985-05-20 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264460A JPS61264460A (ja) | 1986-11-22 |
| JPH0476151B2 true JPH0476151B2 (ja) | 1992-12-02 |
Family
ID=14451336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10713385A Granted JPS61264460A (ja) | 1985-05-20 | 1985-05-20 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264460A (ja) |
-
1985
- 1985-05-20 JP JP10713385A patent/JPS61264460A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61264460A (ja) | 1986-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292878B1 (en) | Data recorder and method of access to data recorder | |
| EP0301501A3 (en) | Fault tolerant digital data processor with improved bus protocol | |
| JPS59208630A (ja) | デ−タ処理システム | |
| JP3635169B2 (ja) | データ伝送装置 | |
| JPH0476151B2 (ja) | ||
| JPH04345985A (ja) | マルチメディアレコーダ | |
| JP2684793B2 (ja) | 情報処理装置 | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPH054704B2 (ja) | ||
| JPH0131571B2 (ja) | ||
| JPH0417051A (ja) | データ転送方式 | |
| SU1203531A1 (ru) | Устройство дл обмена данными между вычислительными машинами | |
| JPS6217879Y2 (ja) | ||
| JPH0246967B2 (ja) | ||
| JP2551184B2 (ja) | ディスク制御装置 | |
| JPS6121543A (ja) | デ−タ転送装置 | |
| JPS62107349A (ja) | フアイル変換方式 | |
| JPH0253159A (ja) | Ｄｍａコントローラ | |
| JPH02171913A (ja) | 光ディスク装置制御方式 | |
| JPS6361838U (ja) | ||
| JPH0340161A (ja) | バス制御方式 | |
| JPH0235515A (ja) | バス管理方法 | |
| JPS62184555A (ja) | インタフエ−ス接続方式 | |
| JPS63146148A (ja) | バス方式 | |
| JPS60174954U (ja) | デ−タ処理方式 |