JPS59208630A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムに係り、特に処理装置と複
数の入出力（丁／○）装置との間で多数のデータバイト
をサイクルスチール方式で転送するデータ処理システム
に係る。

〔従来技術〕

従来のデータ処理システ１１においては、各■／Ｑ装置
は専用の装置アダプタを介してシステｔ＼チャネルに直
接接続されるか、または幾つかの■１０装置が１つにま
とめられて共通の集合制御装置を介して接続されている
。チャネルのデータ転送速度はどのＩ１０装置よりも速
く、従って各々の装置アダプタあるいは集合制御装置は
、チャネルとの間を単一のバーストで転送されるデータ
ブロックを保持し得る専用のデータバラノアを備えてい
る。各バッファは、関連する入出力装置との間ではバイ
ト単位の転送を行い、共通のチャネルとの間ではブロッ
ク（バース１−）多重化転送を行うように個々に設δ１
する必要がある。

〔イを明が解決しようとする問題点〕

従来のデータ処理システムでは、Ｉ１０装置ごとに異な
っている装置アダプタにバッファが設けられ、更に装置
アダプタがチャネルに直結されていたため、次のような
間ｊｌｊがあった。

（１）２以」二の１．１０装置がデータを転送する場合
はチャネル待ち１．４間をとる必要があるため、同１１
Ｓに多重化（インタリーブ）方式でデータ転送を遂行す
ることはてきない。

（２）Ｉ１０装置ごとにバラノアが必要であり、またそ
の設置１も同じものにできない。

（３）バッファか故障すると、予備のへソファを設けて
おかない限り、関連するＩ１０装置はデータを転送でき
なくなる。

〔問題点を解決するだめの手段〕

本発明は処、ＩｉＪ！機４ｉ１５に接続されたブロック
多重化チャネル（システムチャネル）と複数のＩ１０装
置に接続されたバイ１〜多重化母線（装置レベル母線）
との間に共通の多重バイトバッファを設けたことを特徴
としている。多重バイ１−バッファは、各々が少なくと
も１つのデータブロックを保持し得る複数のバッファと
、データブロック全体を転送するに十分長い間個々のバ
ッファ＆　Ｉｆｉ択的しＳチーヤネルに接続するチャネ
ルインタフェースと、各バッファを順次にバイ１へ多重
化Ｊす線に接続してそれらと２以」二のＩ１０装置との
間て／＜イ１−多重化方式の同時転送を行わせる母線イ
ンクフェースとを含む。

なお、不明ｉ：ｕ書において、「ノ）イ１へ」はＪＴＳ
やＩＳＯて規定されているように１１個のピッ１へから
なるデータ単位を意味しく　ＩＩは２以上の整数で、普
通は８）、「ブロック」あるいは「バース１〜」はこの
ようなデータ単位が途中で途切れることなく複数個連続
したものを意味する。■ブロックが何バイトであるかは
システムによって異なる。

〔実施例〕

本発明に従うデータ処理システムの概要を第１図に示す
。このシステムの処理機構２０は制御記憶処理装置（Ｃ
ＳＰ）２１および主記憶処理装置（ＭＳＰ）２２を含ん
でいる。Ｃ３Ｐ２１は制御記憶２２からマイクロ命令を
受取り−ＭＳＰ２２は読取り一胚込み式の主記憶２４に
あるマクロ命令およびデータを取扱う。Ｃ３Ｐ２］およ
びＭＳｌ）２２は処理装置母線２５に接続される。この
母線２５には少なくとも１台のチャネル制御装置２Ｇが
接続されている。特公昭５６−３７５７９号公報はこの
ような処理機構２０の一例を開示している。

システムチャネル３０はデータ線、７１へレス線および
制御線を含み、ブロック多重チャネルとして働く１．シ
ステムチャネル３０を介する並列データ転送は、８ヒツ
ｌへ、１．位および１６ビツト乍位のいずれも可（ｊヒ
である。本実施例では８ピッ１−＝１ハイド、１６ビソ
１−＝１ワードとする。処理機構２０と選択されたｌｌ
１０装置との間のデータ転送は通常はハース１−モー１
へのブロック多重ザイクルスチール力式で行われる。そ
の１祭、２ないし１２８のツー１〜から成るパース１〜
（ブロック）か処理（ｌ！隻構２０と選択されたｊ／○
装置との間を転送され、それか終ると別のバーストが別
のＩ１０装置（前と同し丁／○装置でもよい）との間を
転送される。

第１図のシステ１１におけるもう一方の機構はＩ１０機
構／１０である。Ｉ１０機描４〇は、Ｉ１０装置４１お
よび関連する装置アダプタ４２で構成さ九た多数のＩ１
０ユニット（以下、ｌｉに装置という）を含む。■／○
装置４１の例としては、キーボード付きディスプレイ端
末、プリンタ、フレキシブルディスク駆動装置、ハード
ディスク駆動装置、テープ駆動装置などがある。各装置
はデータおよび制御信号に関する独自の要求を標準形式
に変換するための装置アダプタ４２を持っている。

１つのグループに含まれる各アダプタは装置レベル（Ｄ
Ｌ）８３線５０に接続される。Ｄ　Ｌ母線５０はずへて
のアダプタにＪｔ通の線とアダプタごとに１投けられて
いる線とを含む。本実施例ではＤ　Ｌ母線５０を介する
並列データ転送は８ピッ１−（）＜イト）Ｑｉ位で行わ
れるか、母線幅は直接本発明には関係しない。ＤＬ母線
５０を介するデータ転送はバイ１−多重化される。即ち
、第１の装置からの単−データパイ１〜に続いて第２の
装置からの単一データハイトが転送されるというように
、一連の固定長１１．７間スロツ１〜において、選択さ
れた装置に関する１９．−データパイ１−がインタリー
ブ方式で次々に・１す、送される。これらの時間スロツ
１−のうちの１つは、データではなくて装置指令を転送
するのに用いられる。

システ１１チャネル３０とＤ　１．、、　母線５０との
間のデータ転送は多重バッファアダプタ（ＭＢＡ）６０
ヲ介して＋７われる。Ｍ　Ｂ　Ａ　６０の機能はシステ
１１チャネル′；Ｏのフロック多重プロトコルをＤＬ１
ｉＪ線５０のバイＩ〜多重プロ１−フルに変換すること
、その通の変換を行うこと、異なったデータ転送速度を
整合するため、および優先順位に従ったデータφ云送を
パイうためにデータをバッファすること、ならびに同１
１、Ｔに２以」−の転送を処理するため、およびバー１
−ウェア障害か生しても転送を続行できるようにするた
めに多重データ経路をり、えることである。システムチ
ャネル３０には、各々専用の１）　１．母線を有する２
以」二のＭＢＡを接続することもできる。その場合、各
Ｍ　Ｂ　Ａはシステムチャネル３０１の特定の７１ヘレ
スによって選択される。

各々のＭ　Ｂ　Ａ　６０はチャネルインタフェース６１
、少なくとも２つのバッファ６２、およびＹＪ）　Ｌイ
ンタフェース６３を有する。バッファ６２は先入れ先出
し式のいわゆる１・’　Ｉ　Ｆ　Ｏバッファである。

チャネルインタフェース６１はシステ１１チャネル３０
に接続され、装置インタフェース６３はＤＬ母線５０に
接続される。装置指令をシステムチャネル３０からＤ　
Ｌ母線５０へ直接転送するため、および内部制御伝号を
やりとりするために、両インタフェース間に中間（］）
線６４が設けられている。このＩＩＯ線６／Ｉは各々の
Ｆ”　Ｉ　Ｆ　Ｏバッファ６２にも接続され、バッファ
パラメータをロードしたり、状況レジスタをセンスした
り、ＦＩＦＯバッファ６２の切換えを行ったりするのに
利用される。チャネルインタフェース６１と各々のＦＩ
ＦＯバッファ６２との間の転送は８ピッ１−のＣ母線６
５を介して行われ、装置インタフェース６３と各々のＦ
’　Ｉ　Ｆ　Ｏバッファ６２との間の転送は８ヒツトの
Ｉ）　１．　ＩＴＪ線６６を介して行われる。

第２図〜第４図はＭ　＋３Δ６０の詳細を示したもので
あるが、形としては第１図のＭＢＡ６０を左へ９０度回
転したものになっている。なお、重複を避りるため、Ｆ
ＩＦＯバッファ６２に関しては１つしか示していない。

第２図および第４図中の小さな円は、図示していないＦ
ＩＦＯバッノアの対応する４、ｉ５成要素への接続を表
わしている。

第２図はチャネルインタフェース６１の構成と、システ
１１チャネル３０の関係する線とを示している。こＡし
らの線のうち、コン１へロールアウトＣ○はデータ転送
動作を開始する。サービスアラｌ−ＳＯは多重パイ１〜
の１ナイクルスチ一ル動作において、ストローブ信号か
発生される度にデータが転送されることを示ず１．ザー
ビスインＳＴは、装置アダプタが指令ハイ１へを受取っ
たことをチャネルに知ら−１．またセンス動イ１−およ
びチャネルｌ＼のサイクルスチール転送においては、チ
ャネルデータ母線、７１〜レスレジスタ選択母線ＡＲ８
及びタフ＋３３−線上のデータが使用可能であることを
知らせる。指令出力母線ＣＢＯは、コン１〜ロールアウ
ｌ−ＣＯおよびサービスアラｌ−ＳＯと一緒になってチ
ャネルデータ母線上のデータの種類を識別する３ビツト
のコードを転送する。ス１〜ローブイｄ号は有効データ
の存在を示し、それによって多重パイ１−のザイクルス
チール動作における連続パイ１〜転送のペースが決まる
。基本サイクルスチール（＋３　ＣＳ　）要求は、選択
されたｒ；　Ｉ　＋ｒ○バッファに所定量のデータが・
居込まれたときに出される。バース１ヘイｎ号は、多重
バイｈの一す゛イクルスチール動作が要求されているこ
とを示す。本実施例では、中−一のバーストで２５６バ
イトまで転送できる。

ヂャネルインタフェース制御装置６］］は上述のような
種々のチャネル信号とＭＢＡ６０の内部制御伝号との間
の変換を行うための論理を含む。

内部制御（ｉｔ号のうち、まず■○Ｃス１−ローブは、
］ｌ迂線６／ｌに有効データがあることを示す。■○ロ
ード／センスは、選択されたレジスタの動作が書込み（
ロー１〜）か読取り（センス）かを示す。

■○修飾子は４本の線で送られ、Ｙ・”ＩＦＯバッフア
ロ２（＠３図）にある種々のレジスタのうち、■母線６
４との間でパラメータをやりとりするレジスタを選択す
る。この選択にはＩＯストローブも使用される。ＩＯス
トローブは通常はＩＯＣヌ１−ローブを反転したものに
なっている。ＩＯストローブ二〇および１０修飾子＝　
１．０１１の組合せは、いずれか一方のＦＩＦＯバッフ
ァ６２を付勢するためのＢレジスタ６１．２を選択し、
ロードまたはセンスを行わせる。Ｂレジスタ６１２は単
一ビン１〜のラッチであって、そのバッファ選択出力は
チャネルインタフェース制御装置６１およびＦＩＦＯバ
ッファ６２へ送られ、信号の切換えを行う。

」一連の（言号はチャネル信号ＣＯ，Ｓ○およびＣＢＯ
の組合せに応じて通常のやり方で発生される。

ザービスインＳＩは、コントロールアウトＣＯがオンの
ときに最初のス１−ローブに応答して発生される。バッ
ファストローブはシステムチャネル３０のストローブか
ら引出されるデータタイミング＜ＦＩ号であり、バッフ
ァ要求はＢＣ３要求およびバーストへ変換される。チャ
ネルインタフェース制御装置６１１は制御のためにＴ母
線６４との間で直接データをやりとりすることもできる
。

チャネルデータ母線は情報ビン１〜用に１６本の線を含
み、サイクルスチールデータ転送においては２バイＩ・
幅の両方向データ母線として使用され、チャネル初期接
続手順においては両方向へデータを同時に転送できるよ
うに２つの１パイミル幅単方向データ母線（方向は互い
に逆）として使用される。データレジスタ６１３は２バ
イ１〜のデータと１バイｉ・のデータとの間の変換を行
う。３ウエイのマルチプレクサ（ＭＵＸ）６１４は、デ
ータレジスタ６１３と工母線６４および２つのＦＩＦＯ
バッファ′６２のＣ母線６５との間での１バイトのデー
タ転送を、内部制御信号の状態に応じて選択的に切換え
る。

タグ母線は６本の線を含み、サイクルスチールデータ転
送時における転送方向、チャネルデータ母線のバイトモ
ード（１バイトまたは２バイトを指定）などの種々の機
能および条件をチャネルインタフェース制御装置６１に
知らせる。アドレスレジスタ選択（ＡＲ５）母線は４本
の線を含み、サイクルスチールデータ転送のために主記
憶２４をアドレス指定する際にＣ３Ｐ２１にあるどのレ
ジスタを１吏用するかを指定する。ＭＢＡ６０の内部で
はＦＩＦ’０バッファごとにタグ母線およびＡＲ５母線
が設けられており、現在どのＦＩＦ○バッファが活動状
態にあるかに応じてＭＵＸ６１５でり挽えられる。

第３図は一方のＦＩ　Ｆ○バッファ６２の詳細を示した
ものである。システムチャネル３０からＤｌ、母線５０
／＼のデータの流れは、チャネルインタフェース６１か
ら１バイトのＣ母線６５．１０２４バイトのＦＩＦＯメ
モリ６２１、Ｄ母線６６および装置インタフェース６３
　（第４図）を通って１パイ１−の１つ■７データ１υ
線に至る。データの流れが逆の場合は、ｌｌ）Ｌデータ
母線から始まって同じ経路を逆に進むことになる。ＦＩ
ＦＯメモリ６２１は通常の描成のもので、１０２４バイ
１−のランダムアクセスメモリ（ＲＡＭ）６２１１を用
いる。

ＲＡＭ６２１１は、書込みの場合は畳込みカウンタ６２
１２によりアドレス指定され、読取りの場合は読取りカ
ウンタ６２Ｉ３によりアドレス指定される。書込みデー
タは、データ転送の方向に応じて、１バイ（〜のデータ
レジスタ６２１４および６２１５のうぢのいず牲か一方
から供給される。

書込みカウンタ６２１２は最初は転送されるべきデータ
の開始アドレスをロードされ、１バイトのデータがＲＡ
Ｍ　６２　］、　］へ畳込まれる度に１ずつ増分される
。これに対して、読取りカウンタ６２１３は最初は終了
アドレスをロードされ、１バイトのデータがＲＡＭ６２
１］から読取られる度に１ずつ増分される。アップダウ
ン（Ｕ／Ｄ）カウンタ６２１６は書込みカウンタ６２１
２により増分（または減分）され、読取りカウンタ６２
１３により減分（または増分）される。従って、Ｕ／Ｄ
カウンタ６２１６から出力線６２１７／＼出されるカウ
ント値がｒｒ　Ｏ＋＋であればバッファが空であること
を示しくＭＴ）　、”１０２３′″であればバッファが
一杯であることを示しくＦ）　、”１２８”であれば最
初のフルブロックが書込まれたことを示す（Ｓ）。

バッファ制御装置６２２は書込みカウンタ６２１２、読
取りカウンタ６２１３および種々のバラノータレジスタ
ロ２３のロードおよびセンスを行う通常の論理を含む。

これらはいずれも■○ロー１〜／センス線の状態に応じ
て、■母線６４からロー１りされるか、またはセンスさ
れた内容がｆ母線６／Ｉｆ＼出力される。−ト記の表は
、Ｔ○ス１へローブ、■○ＣスＩ−ローブおよびＩＯ修
飾子の組合わせによってどのレジスタあ゛よびカウンタ
が；践択されるかを示したものである。

タタレジスタ６２３］およびＡＲＳレジスタ６２３２け
前述のように、データ転送に関するパラメータをシステ
ｌ＼チャネル３０へ供給するもので、バッファごとに設
けられており、１３レジスタ６１２からのハツンア選択
イｄ号によって選択されたＦＩＦ？○バッファ６２のレ
ジスタの内容がＭ　Ｕ　Ｘ、　６１５　（第２図）を介
して出力される。開始レジスタ６２３３は、バッファレ
ジスタ６２３のロードが終って、データ転送が可能にな
ったことを示す。

状況レジスタ６２３４は、データのパリティエラー、ｌ
＝’　Ｉ　ｌ＝’　Ｏオーバラン、データ転送終了など
を示す状況ヒツトをバッファ制御装置６２２から受取る
。モー１くレジスタ６２３５は、遂行されているデータ
転送のタイプを記録する。それにはデータ転送の方向を
示す１ビットが含まれる。レジスタ６２３６はＩハイド
のレジスタで、ＤＬ母線５０に接続されている複数の装
置のうちの１つを指定する３ピツＩ・の装置アドレスＤ
Ａを含む。

第４図は装置インタフェース６３の詳細を示したもので
ある。装置インタフェース制御装置６３１は、ＭＢＡ６
０の内部制御信号とＤＬ母線信号との間の変換を行う通
常の論理を含む。装置選択信号はＩＯＣストローブおよ
びＩＯ修飾子から引き出され、特定の装置のアダプタ／
１２に対しＤ＋Ｌテーデー線上の指令を受取るべぎこと
を知らせる。

転送可能信号は、Ｍ　Ｂ　Ａ　６０でデータブロックの
送（ｉまたは受信が可能になったことを示す。データサ
イクル（Ｄ　ＣＹ　Ｃ）要求信号は、サイクルスチール
方式で送りたいデータハイ１へを持っているか、または
データバイトの受取りが可能になった装置によって発生
される。ＤＣＶＣ許可（ｉ号はサイクルスチールデータ
転送を調時するもので、パイ１〜ごとに発生される。

」二連の４つのＩ）　Ｌ母線信号を伝送する４本の線は
、当該ＭＢＡ６０のＤ　Ｌ　ＪＵ線５０に接続されてい
る装置ごとに設けられる。１つのＤ　Ｌ　ｆ、、、４線
５０に接続可能な装置の数は本実施例では８であり、従
ってこれら４他の線は最大８組まで重複して設けられる
。８組のうちどの組の線か有効かは、レジスタ６２３６
にある３ビツトの装置アドレスＤ八によって指定される
。レジスタ６２３ＧはＦ”　ＩＦＯバッファ６２の数だ
けあり、そのうちの］つかＢレジスタ６１２（第２図）
の状態に応じて有効化さ才しる。

」二連以外の（ｉ’ｊ号を伝送する線は、当該Ｄ［、母
線５０に接続されているすべての装置へ共通に接続され
る。まず選択信号は１つＬデータ母線を転送されろすべ
てのデータバイ１へおよび指令バイトをバイｌ−、ｊｌ
’を位でス１〜ローブするもので、転送可能信号、Ｉ）
　ＣＹ　Ｃ要求（ｆｆ１号およびＤＣＹＣ許可（ｆｆ１
号と同じく、バッファ制御装置６２２に関するバッファ
転送可能（ｒｉ号およびバッファＤＣＹＣ信号の状態に
基いて、各スロツ（〜と同期するように発生される。

バッファ転送ｉｉＪ能（７３号およびバッファＤ　ＣＹ
　Ｃ（ｉ号は各々のＩ”　Ｉ　Ｆ○バツンアごとに発生
され、Ｂレジスタ６１２の状態に従って選択される。読
取り／書込みイ言号はすべての装置に共通で、データ転
送の方向を示す。この信号は選択されたＦＩＦ○バッフ
ァの方向線の状態から引き出され、また指令転送におい
て装置選択線が活動状態にある場合はＩＯロード／セン
ス線の状態から引き出される。

アドレスレジスタ６３３はレジスタ６２３６に似ている
が、３ビツトの装置アドレスＤＡの他に５ピッ１−のレ
ジスタアドレスＲＡを保持する点が異なっている。レジ
スタアドレスＲ，ＡはＩ）　Ｉ、母線５０に含まれるＤ
Ｌアドレス母線へ出力される。

ＤＬアドレス母線はすべての装置に対して共通に接続さ
れ、装置選択イロ号によって１１１定された装置に含ま
れる内部レジスタの１つを選択する。アドレスレジスタ
６３３にある装置アドレスＤＡは。

ＤＬ母線５０の指令１１゛間スロツ）〜中に装置インタ
フェース制御装置６３１へ送られる。

Ｄ　Ｔ−母線５０に含まれる最後の腺（１υ線）は両方
向性のＤ　Ｌデ７タ母線でこれはＤＬ母線５０に接続さ
才している選択された装置との間で１パイ１−のデータ
を並列に転送する。Ｄ　Ｌ、データ母線とＭＢＡ６０と
の接続はマルチプレクサ（ＭＵＸ）６３２を介して行わ
れる。ＭＵＸ　６３２はバッファＤｃ　ｙ　Ｃ（８号お
よびＩＯＣス１〜ローブ信号の状態に応じて、Ｄ　Ｌデ
ータ母線と１母線６５または選択された１・’ＩＩ”Ｏ
バラノアのＤ１七線６６とを接続する。。

第５図は第２図〜第４図の種々のパラメータレジスタの
ロード動作のタイミングを示したものである。システ１
１チャネル３０においてコン１−ロールアラ１〜ＧＯが
活動状態のときにス１−ローブ信号が発生されるとロー
ドされるべきレジスタのアドレスカ叫Ｏ修飾子線に現わ
れる。このアドレスは、ヂャネルデータｌｉＪ線からｉ
　ｌＪ線６４を介してチャネルインタフェース制御装置
６１１へ供給されたデータから引き出される。更に■○
ロード／センス線が活動化さＡしる１、ただしこの線は
、レジスタのロードではなくてセンスが行われる場合に
はオフに保た拉ろ。次いでり−−ビスアウトＳ○が活動
化さ４し、チャネルデータ母線から１母線６４へ通過し
たデータか有効であることを示す。この状態で再びス１
〜ローブ侶−号が発生されると、■母線上のデータを選
択されたレジスタアドレスするために、どのレジスタが
ロードされるかに応じてＩＯス１〜ローブまたは■○Ｃ
ストローブが活動化される。以下の説明では、サービス
を要求した装置からの多重バイト（バースト）のサイク
ルスチール転送のために、適切なレジスタが既にロード
されているものとする。例えは、Ｂレジスタ６１２は適
切なＦ　Ｊ　Ｆ　Ｏバッファ６２を選択するように設定
され、レジスタ６２３６はデータを供給する特定の装置
を指定し、モー１−レジスタ６２３５はＤＩ、母線５０
からシステ１１チャネル３０への転送を指定する。最後
に開始レジスタ６２３３の１ピツ１〜がセットされて転
送を開始する。

第６図は、同じＤ　Ｌ母線５０に接続されている２台の
装置からＭＢＡ６０にある２つのＦＩＦ○バッファ６２
へのバイ１〜多重化された同１ｔ；７データ転送のタイ
ミングを示したものである。Ｉ）　Ｉ−母線５０の完全
な１サイクルは３つの１１、Ｔ間スロツ１−を持ってい
る。指令スロットは、１）１−母線５０に接続されてい
る任意の装置へ指令バイ１−を直接転送するためのもの
である。第１バンフアスロツトは普通は１つのＦＩＦ○
バッファ（第１バツフア）に割当てられ、第２バンファ
スロツ１−は他のＦＩＦＯバツアア（第２バツフア）に
割当てられる。

第６図において、１番上の３つの行からなるグループは
、第１バツフアのレジスタ６２３６にある装置アドレス
指定によって指定された装置（第６図には装置１と示し
である）に属するものであり、２番目のクループは第２
バツフアのレジスタ６２３６にある装置アドレスＤＡに
よって指定された装置（装置２）に属するものであり、
３番口のグループはすへての装置に共通の線であり、■
岳下の行は直接指令転送のために第３の装置（装置３）
に接続されている装置選択線である。装置］、装置２お
よび装置３は、ＤＩＪ：線５０に接続可能な８台の装置
のうちのいずれであってもよい。要するに本実施例にお
いては、装置Ｉと第１バツフアとの間のデータ転送、装
置２と第２バツフアとの間のデータ転送、およびシステ
１１チャネル３０から装置３への直接指令転送を多重化
（インタリーブ）さＡｔだ形で７ｆｊすることができる
。

Ｔ）Ｌ母線サイクルの第１バンフアスロツ１〜に入る前
に、装Ｎ１に接続された転送可能１線が活動化され、第
１バツフアへの転送が可能になったことを装置１に知ら
せる。この転送可能１線は、多重バイト転送が完了する
まで活動状態に保たれる。

装置１はＤＣＹＣ要求１線を活動化することにより、次
のデータバイトが転送可能になったことを示す。転送可
能１線が活動状態にある限り、第６図に示されているＤ
Ｉ、母線サイクルおよびそれに続く各サイタル中の第１
バツフアスロツトの開始時にＤ　ＣＹ　Ｃ許可１線が活
動化される。これは、ス１−ローブ（Ｆｔ号として使用
される選択信号が発生されているという条件のもとで、
共通のＤＬデデー母線を介する転送を可能にする。第１
バツフアスロツトにおいては、装置イユノタフェース制
御装置６３１は、ＤＬデデー母線を第１バツンアのＤ母
線６６へ接続するようにＭＵＸ　６３２を切換える。な
お、有効なパイ１〜がＤ　Ｌデータ母線上に存在してい
ない場合は、１１４″間スロツ１へ中に選択信号が発生
されることはない。

次の第２バツフアスロツトでバイト転送を行う装置２に
関しても、転送可能２線、ＤＣＹＣ要求２線およびＤ　
ＣＹ　Ｃ許可２線が同様な順序で活動化される。第２バ
ンフアスロツトにおいては、ＭＩＪ　Ｘ　６３２は１つ
■、デデーｍ線を第２バツフアの１つ１１す線６６１＼
接続する。

第６図に示されているＬ）　Ｌ母線サイクルの指令スロ
ツ１〜は空であって、このサイクルではどの装置も４１
１令を受取らないが、次のサイクルの指令スロツ１〜で
は、１バイ１への指令が装置３へ転送されるようになっ
ている。このため、当該４后−合スロットの開始時に、
装置３　（システムチーヤネル３０に才？いてコン１ヘ
ロールアウ１−〇〇およびス１〜ロープ゛か共が活動状
態にある間に■母線６４によってアドレス指定される）
は接続されている装置選択３線が６９動化される。アド
レスレジスタ６３３から１”１１．．７１−レスｌｖ線
へ出力されたレジスタアドレス１くハは、装置３にＪう
る３２個まてのレジスタのうちで指令バイトを受取るへ
き１つのレジスタをアドレス指定する。指令バイトは、
Ｆ　］　Ｆ”　Ｏバッファに一旦畳込まれることなく、
チャネルデータ母線から１母線６４を通ってＤＬデデー
母線へ直接転送される。指令スロツ１〜の間ＭＵＸＧ、
３２はＤＬデデー母線とＩｍ線６４とを接続する。

任意の２台の装置からＦＩＦＯバッファ６２ヘハイト単
位で転送が行われているとき、一方のＦｌ、ＦＯバッフ
ァからシステムチャネル３０ヘデータブロツク（最大１
２８バイトのパース１〜）が読取られる。この間、他の
ＦＩＦＯバツノアは次に読取られるのを待っている。

第７図は２つの１２８パイ１〜バースｌ−（全部で２５
６バイト）をサイクルスチール方式で転送するためのタ
イミングを示したものである。レジスタ初期設定により
開始レジスタ６２３３においてＩ１０ロード８ピッＩ〜
がセラ（〜されると、Ｕ／ｌ〕カウンタ６２１６がリセ
ットされてそのＳ出力を活動化する。これはオペレーシ
ョンの開始を示す。

バッファ制御装置６２２はこれに応答して、装置インタ
フェース制御装置６３］へのバラノア転送可能線を活動
化する。制御装置６３１はこれに応答してＤ　Ｌデータ
母線からＦＩＦＯメモリ６２１へ転送される各データパ
イ１〜ごとに１つのバッファ１．）　に　Ｙ’　Ｃパル
スを発生する。最初の１２８パイ１〜のパース１−が完
全にＲＡ、Ｍ６２１．１に書込まれτしまうと、シＪ／
１Ｄカウンタ６２１６のＳ出力およびＭ　Ｔ出力が共に
落ちる。バッファ制御装置６２２はこれに応答してバッ
ファ要求線を活動化する。この結采、チャネルインタフ
ェース制御装置６１１からのＢＣ３要求線が活動化され
、チャネル制御装置２６はこれに応答し、て通常のチャ
ネル初ｆｆＪＪ　（妾続丁厄１を開始する。これが終る
と、サイクルスチール転送を管理するのに必要なすべて
の情報例えば転送方向、装置アドレスなどが得られる。

次いてチャネルインタフェース制御装置６１１はパース
１−線を活動化する。これは多重パイ１〜転送を示す。

この間、１３ＣＳ要求により２つのパルスかバツファス
１〜ローブ線」二に発生され、最初の２ハイ１〜をＦ’
ＴＦＯメ−Ｅす６２１がらＣｉ線６５およびＭＵＸ、６
１．４を通ってデータレジスタ６１３へ転送させる。デ
ータレジスタ６１３はこれら２バイトを（Ｆ−の１６ビ
ツトワードに組立て、チャネルインタフェース制御装置
６１］がチャネルからス１ヘローブパルスを受取ったと
きに、チャネルデータ母線へ出力する。以下同様にして
、ｒ＝　Ｉ　Ｆ○メモリ６２１からデータレジスタ６］
３への２バイトの転送と、データレジスタ６１３がらチ
ャネルへのワー１〜の転送とが繰返し遂行される。１２
８番目のパイｊ−がデータレジスタ６１３へ転送されて
しまうと、バッファ制御装置６２２はバッファ要求を落
とし、これに応答してチャネルインタフェース制御装置
６１１はハース１−を落とす。

これは、最初のパース１〜転送が終ったことを示す。

次のデータブロックがＦｌｌ−″○メモリ６２１に書込
まれ、別のチャネル初期接続手順によって当該バラノア
に送信権が−Ｕえられると、上述のオペレーションが繰
返される。２番目のバースト（まｉＩ云送される最後の
パース１−であるから、その転送が終ると、バッファ制
御装置はＵ／Ｄカウンタ６２１６のＭＴ高出力応答して
バッファ要求を落とし、サイクルスチール転送を終らせ
る。装置終了およびチャネル終了は状況レジスタ６２３
４の特定のビットによって表わされ、各々装置およびチ
ャネルのオペレーションが終了したことを示す。

以−に、本発明の良好な実施例について説明してきたが
、本発明はこれに限定されるものではなく、種々の変更
が可能である。例えば、第１図の実施例ではＭ　Ｂへ６
０が２つ使用されているか、その数は幾つでもよい。更
に各Ｍ　１３　Ａに設けら汎るｒｒＩ　Ｔｉ”Ｏバッフ
ァ６２を容易に３以」二に拡張することができる。各々
の■）■、母線５０に接続可能な装置の数、および各々
の装置に含まれるレジスタの数も変更可能である。たた
し、これらの数は、ｆｉＪ線幅および装置ｖ：の動作速
度によって影響を受けろ。

〔発明の効果〕

本発明の効果は次のとおりである。

（１）チャネル待ちの必要なしに、２以」二の装置がバ
イＩ〜多重方式で並行してデータ転送を遂行することか
できる。

（２）複数の装置に刀して共通のバッファが使用される
ので各バッファのｍ　ｆｌｌを同じにすることができ、
またバッファの数は装置の数より少なくてもよい。

（３）１つのバッファが故障しても残りのバッファを用
いてデータ転送を遂行することかできる。

（１）の効果について具体的に説明する。

装置１および装置２としてディスクファイルが使用され
た場合の従来技術および本発明の比較を第８図は示す。

第８図の上側部分はｌｌ１０制御装置が直接システムチ
ャネルに接続さｈている従来の多重バイトザイクルスチ
ール動作のタイミングを示している。装置１および装置
２は共にディスクファイルであるから、ディスタ」二の
特定のトランクを児つけるためのシーク１（，７間と、
ディスクを回転して適切なセクタをヘッドのところにも
ってくるための待ち時間とが必要である。データ時間は
実際のデータ転送に要する時間である。「ＳＹＳ」で示
されているシステム１（−、ｑ間は、データ転送の準備
のためにシステムマイクロコードを実行するオーバヘッ
ド期間である。笥８図中の「チャネルビジー」は、２つ
のサイクルスチール動作を遂行する際にシステムチャネ
ルが占拠される時間を示している。

第８図の下側部分は、ＭＢＡ　（多重バッファアダプタ
）６０を有する本発明のデータ処理システムで遂行され
る同様な２つのサイクルスチール動作のタイミンクを示
している。システム時間、シーク時間、待ち時間および
データ時間の各々の長さは従来と同しであるが、「チャ
ネル待ち」がない分だけＢ　ａｔ、　１１；ｆｆ間が短
くなっている。短縮された時間の比率は約３５％である
。更に、このような大幅な時間短縮にもかかわらず、チ
ャネルビジ−１１ル゛間はそわ程増えていない。

【図面の簡単な説明】

第１図は本発明の実施例を示すプロッタ図。 第］　Ａ　ｐｌは第２図、第３図および第４図のつなが
りを示すブロック図。 第２図、第３図および第４図はＭＢＡ６０の詳Ｍｌｌ髪
示すブロック図。 第５図はＭＢＡ６０に設けられている各種パラメータレ
ジスタのロード動作のタイミングを示す第６図は装置レ
ベル母線を介するバイ１〜多重転送のタイミングを示す
図。 第７図はシステムチャネルを介するブロック多重転送の
タイミングを示す図。 第８図は本発明および従来技術におれるデータ転送タイ
ミングを比較した図。 出願人　インターナシ円ナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　頓　　宮　　孝　　−（外１名） ■ ＦＩＧ、土 ＦＩＧ、　２ ＦＩＧ、　３ ＦＩＧ、　４ ０ ＦＩＧ、　７ ＦＩＧ、８ に＝＝：ＳＬ−−−−・　　・ 第１頁の続き ０発　明　者　スコツト・ウニイン・ヒンケルアメリカ
合衆国ミネソタ州口チ ニスター・ノーザン・ハイツ・ ドライブ１２２２番地 ０発　明　者　ジョージ・アルバート・レロムアメリカ
合衆国テキサス州オー スチン・ティターウッド・ドラ イブ１１２１２番地 （食合　明　者　マイケル・ジョン・メイフィールド アメリカ合衆国テキサス用オー スチン・セプテンバー・ドライ ブ１３０６番地

Claims (1)

1. 【特許請求の範囲】 下記の（イ）ないしくホ）を具備するデータ処理システ
   ム。 （イ）処理機構。 ＜ＣＩ）＋’ｚη記処理機措に接続されたブロック多重
   チャネル。 （ホ）各々がデータブロックを少なくとも１つ保持し♀
   ゛）る複数のバッファと、前記ブロック多重チ起チャネ
   ルに接続するチャネルインタフェースと、１）ｉ記バッ
   ファを各々順次に前記バイ１〜多重母線に接続してそれ
   らと異なった入出力装置との間でデータバイトを多重化
   方式で転送させる装置インタフェースとを有する多重バ
   ッファアダプタ。