JPH0476479B2 - - Google Patents
Info
- Publication number
- JPH0476479B2 JPH0476479B2 JP61096313A JP9631386A JPH0476479B2 JP H0476479 B2 JPH0476479 B2 JP H0476479B2 JP 61096313 A JP61096313 A JP 61096313A JP 9631386 A JP9631386 A JP 9631386A JP H0476479 B2 JPH0476479 B2 JP H0476479B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- liquid crystal
- generation circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
≪産業上の利用分野≫
本発明は、液晶表示装置のインターフエース回
路に関し、特にパーソナルコンピユータなどに多
用されているCRTデイスプレイ装置のインター
フエース信号を利用して、軽薄短小な液晶表示装
置に代替できるようにしたものである。
路に関し、特にパーソナルコンピユータなどに多
用されているCRTデイスプレイ装置のインター
フエース信号を利用して、軽薄短小な液晶表示装
置に代替できるようにしたものである。
≪発明の概要≫
本発明は、CRTデイスプレイのインターフエ
ース信号を利用して、液晶表示装置を駆動するに
必要なタイミング信号を作成することにより、
CRTデイスプレイ端末に代替する大型フラツト
デイスプレイ端末を提供しようとするものであ
る。
ース信号を利用して、液晶表示装置を駆動するに
必要なタイミング信号を作成することにより、
CRTデイスプレイ端末に代替する大型フラツト
デイスプレイ端末を提供しようとするものであ
る。
≪従来の技術≫
液晶表示装置は、薄型、低電圧、低消費電力の
特性を有するため、最近では、大型のドツトマト
リツクスパネルによつて、パーソナルコンピユー
タ、ワードプロセツサなどの表示端末として実用
化されつつある。しかしながら、CRTデイスプ
レイの表示ドツト数640×200ドツト或は、640×
400ドツトの表示をするためには、単純マトリツ
クス駆動では、1/100デユーテイ、1/200デユーテ
イによつて上半分、下半分に画面に分割して駆動
する必要があつた。これは、デユーテイ比が、小
さくなるに従つて、必然的にコントラストの低下
を生じるので、多重マトリツクス駆動による対策
をとつている。しかしながら、このように、多重
マトリツクス駆動する場合、インターフエース回
路は、上半分用のデータ記憶回路と下半分用のデ
ータ記憶回路を装備し、アドレス毎に順次、書き
込みを行い、読み出しは、上半分と下半分の記憶
回路を同時に読み出すなど、回路構成が複雑にな
り、コストが高いという問題がある。したがつ
て、液晶表示装置を初めて採用する者にとつて
は、理解が難しく、インターフエースとして取り
扱い難いものであつた。
特性を有するため、最近では、大型のドツトマト
リツクスパネルによつて、パーソナルコンピユー
タ、ワードプロセツサなどの表示端末として実用
化されつつある。しかしながら、CRTデイスプ
レイの表示ドツト数640×200ドツト或は、640×
400ドツトの表示をするためには、単純マトリツ
クス駆動では、1/100デユーテイ、1/200デユーテ
イによつて上半分、下半分に画面に分割して駆動
する必要があつた。これは、デユーテイ比が、小
さくなるに従つて、必然的にコントラストの低下
を生じるので、多重マトリツクス駆動による対策
をとつている。しかしながら、このように、多重
マトリツクス駆動する場合、インターフエース回
路は、上半分用のデータ記憶回路と下半分用のデ
ータ記憶回路を装備し、アドレス毎に順次、書き
込みを行い、読み出しは、上半分と下半分の記憶
回路を同時に読み出すなど、回路構成が複雑にな
り、コストが高いという問題がある。したがつ
て、液晶表示装置を初めて採用する者にとつて
は、理解が難しく、インターフエースとして取り
扱い難いものであつた。
≪発明が解決しようとする問題点≫
上記したように、従来の液晶表示装置のインタ
ーフエース回路は、回路構成が複雑で、コストが
高いという欠点を有していたが、近年、単純マト
リツクスではなく、アクテイブマトリツクスパネ
ルの研究開発が、進歩し、1/400デユーテイにお
いても、充分高いコントラストが得られるレベル
に達した。本発明は、このようなハイデユーテ
イ・ドライブの液晶表示装置に適したインターフ
エース回路を提供し、従来の欠点を克服しようと
するものである。
ーフエース回路は、回路構成が複雑で、コストが
高いという欠点を有していたが、近年、単純マト
リツクスではなく、アクテイブマトリツクスパネ
ルの研究開発が、進歩し、1/400デユーテイにお
いても、充分高いコントラストが得られるレベル
に達した。本発明は、このようなハイデユーテ
イ・ドライブの液晶表示装置に適したインターフ
エース回路を提供し、従来の欠点を克服しようと
するものである。
≪実施例≫
次に、本発明の具体例について説明する。図
は、本発明の一実施例を示す回路図である。図に
おいて、Ｘ線表示制御回路１は、水平同期信号
Hsycを入力して、遅延時間を設け、表示データ
とのタイミングをとる回路。Ｙ軸表示制御回路２
は、垂直同期信号Vsycを入力して、この信号か
ら遅延時間を設け表示データとのタイミングをと
る回路。バリアブルドツトカウンタ３は、クロツ
ク信号CKをカウントして、水平ドツトクロツク
数をカウントする回路。４ビツト・シフトレジス
タ５は、シリアルに入ってくるビデオ信号VDを
パラレル信号に変換する回路。1/4化カウンタ４
は、前記、４ビツトシフトレジスタ５の表示デー
タを、ラツチするためのラツチ信号を発生する回
路である。以上の回路によつて構成されている。
は、本発明の一実施例を示す回路図である。図に
おいて、Ｘ線表示制御回路１は、水平同期信号
Hsycを入力して、遅延時間を設け、表示データ
とのタイミングをとる回路。Ｙ軸表示制御回路２
は、垂直同期信号Vsycを入力して、この信号か
ら遅延時間を設け表示データとのタイミングをと
る回路。バリアブルドツトカウンタ３は、クロツ
ク信号CKをカウントして、水平ドツトクロツク
数をカウントする回路。４ビツト・シフトレジス
タ５は、シリアルに入ってくるビデオ信号VDを
パラレル信号に変換する回路。1/4化カウンタ４
は、前記、４ビツトシフトレジスタ５の表示デー
タを、ラツチするためのラツチ信号を発生する回
路である。以上の回路によつて構成されている。
次に、動作について説明する。水平同期信号、
Hsycが、Ｘ軸表示制御回路１の単安定マルチバ
イブレータ９に入力される。単安定マルチバイブ
レータ９の出力は、コンデンサ１４と、可変抵抗
１５の時定数によつて決定される遅延時間だけ遅
れて、“０”に立下がる。また、フリツプフロツ
プ回路１０は、リセツトされているのでNOR回
路１２の出力は、“１”に立上がる。Ｙ軸表示制
御回路２もまた、同様の構成になつており、垂直
同期信号Vsycの入力後、遅延時間の遅れを伴つ
て、AND回路１７に、“１”を出力する。それ故
に、Ｘ軸表示制御回路１とＹ軸表示制御回路２の
出力が“１”に一致してから、AND回路１７は、
クロツク信号CKを出力する。バリアブルドツト
カウンタ３は、このクロツク信号CKをカウント
する。バリアブルカウンタ３のカウント値を640
に設定している場合、640発目のクロツク信号に
よりキヤリー信号CL1を発生する。このキヤリー
信号CL1は、フリツプフロツプ回路１０に入力さ
れる。そのためフリツプフロツプ回路１０の出力
は、“１”になるので、AND回路１７は、クロツ
ク信号CKの出力を停止する。一方、ビデオ信号
VDは、前記、AND回路１７の出力をシフト・
クロツクとする４ビツト・シフトレジスタ５に入
力される。それ故に、クロツク信号が入力される
毎に、データは、シフトされて取り入れられる。
又、1/4化カウンタ４は、AND回路１７のクロツ
ク信号を入力とする分周回路であり、クロツク信
号の４発目に、キヤリー信号CL2を発生する。こ
のキヤリー信号CL2は、前記、４ビツト・シフト
レジスタ５のデータをラツチする。ラツチされた
４ビツトのビデオデータD0〜D3は、４ビツト・
シフトレジスタより出力される。前記、1/4化カ
ウンタ４キヤリー信号CL2は、Ｄ型フリツプフロ
ツプ回路８によつて、遅延されて、液晶駆動回路
のデータのシフトレジスタに対するシフトクロツ
ク信号SCとして出力される。
Hsycが、Ｘ軸表示制御回路１の単安定マルチバ
イブレータ９に入力される。単安定マルチバイブ
レータ９の出力は、コンデンサ１４と、可変抵抗
１５の時定数によつて決定される遅延時間だけ遅
れて、“０”に立下がる。また、フリツプフロツ
プ回路１０は、リセツトされているのでNOR回
路１２の出力は、“１”に立上がる。Ｙ軸表示制
御回路２もまた、同様の構成になつており、垂直
同期信号Vsycの入力後、遅延時間の遅れを伴つ
て、AND回路１７に、“１”を出力する。それ故
に、Ｘ軸表示制御回路１とＹ軸表示制御回路２の
出力が“１”に一致してから、AND回路１７は、
クロツク信号CKを出力する。バリアブルドツト
カウンタ３は、このクロツク信号CKをカウント
する。バリアブルカウンタ３のカウント値を640
に設定している場合、640発目のクロツク信号に
よりキヤリー信号CL1を発生する。このキヤリー
信号CL1は、フリツプフロツプ回路１０に入力さ
れる。そのためフリツプフロツプ回路１０の出力
は、“１”になるので、AND回路１７は、クロツ
ク信号CKの出力を停止する。一方、ビデオ信号
VDは、前記、AND回路１７の出力をシフト・
クロツクとする４ビツト・シフトレジスタ５に入
力される。それ故に、クロツク信号が入力される
毎に、データは、シフトされて取り入れられる。
又、1/4化カウンタ４は、AND回路１７のクロツ
ク信号を入力とする分周回路であり、クロツク信
号の４発目に、キヤリー信号CL2を発生する。こ
のキヤリー信号CL2は、前記、４ビツト・シフト
レジスタ５のデータをラツチする。ラツチされた
４ビツトのビデオデータD0〜D3は、４ビツト・
シフトレジスタより出力される。前記、1/4化カ
ウンタ４キヤリー信号CL2は、Ｄ型フリツプフロ
ツプ回路８によつて、遅延されて、液晶駆動回路
のデータのシフトレジスタに対するシフトクロツ
ク信号SCとして出力される。
前記、バリアブルドツトカウンタ３のキヤリー
信号CL1は、Ｄ型フリツプフロツプ回路６により
遅延され液晶駆動回路の１ライン分のラツチ信号
として出力LDを発生する。
信号CL1は、Ｄ型フリツプフロツプ回路６により
遅延され液晶駆動回路の１ライン分のラツチ信号
として出力LDを発生する。
垂直同期信号Vsycが入力されると、第１行の
走査線のデータである。NOR回路２２に入力さ
れるのでNOR回路２１の出力は、“１”にセツト
される。前記、液晶駆動信号のラツチ信号LDは、
Ｄ型フリツプフロツプ回路７によつてクロツク信
号CKの半周期分遅延されて、NOR回路２１に入
力されるので、NOR回路２１の出力を“０”に
リセツトする。このNOR回路２１の出力信号
FRMは、液晶駆動回路のコモン側のスキヤンニ
ング開始のデータ（フレーム信号）として、液晶
駆動回路に出力される。また、前記、NOR回路
２１の出力FRMは、フリツプフロツプ回路１１
によつて分周さ、１フレーム毎に、液晶駆動電圧
の極性を反転し、交流化駆動するための交流化駆
動制御信号Ｍを出力する。
走査線のデータである。NOR回路２２に入力さ
れるのでNOR回路２１の出力は、“１”にセツト
される。前記、液晶駆動信号のラツチ信号LDは、
Ｄ型フリツプフロツプ回路７によつてクロツク信
号CKの半周期分遅延されて、NOR回路２１に入
力されるので、NOR回路２１の出力を“０”に
リセツトする。このNOR回路２１の出力信号
FRMは、液晶駆動回路のコモン側のスキヤンニ
ング開始のデータ（フレーム信号）として、液晶
駆動回路に出力される。また、前記、NOR回路
２１の出力FRMは、フリツプフロツプ回路１１
によつて分周さ、１フレーム毎に、液晶駆動電圧
の極性を反転し、交流化駆動するための交流化駆
動制御信号Ｍを出力する。
《発明の効果》
以上、述べたように、本発明によれば、CRT
デイスプレイのインターフエース信号を用いて、
回路構成が、極めて簡単な、かつコストが安い、
CRTデイスプレイにコンパチブルな液晶表示装
置のインターフエース回路が構成できる。また、
液晶駆動回路も従来と同一のものが使用できるな
ど多大な効果を有するものである。
デイスプレイのインターフエース信号を用いて、
回路構成が、極めて簡単な、かつコストが安い、
CRTデイスプレイにコンパチブルな液晶表示装
置のインターフエース回路が構成できる。また、
液晶駆動回路も従来と同一のものが使用できるな
ど多大な効果を有するものである。
図は、本発明の一実施例を示す図である。
１……Ｘ軸表示制御回路、２……Ｙ軸表示制御
回路、３……バリアブルカウンタ、４……４ビツ
トシフトレジスタ、６，７，８……Ｄ型フリツプ
フロツプ回路、１１……フリツプフロツプ回路。
回路、３……バリアブルカウンタ、４……４ビツ
トシフトレジスタ、６，７，８……Ｄ型フリツプ
フロツプ回路、１１……フリツプフロツプ回路。
Claims (1)
- 【特許請求の範囲】 １ Ｘ−Ｙマトリツクス構造の液晶パネルを駆動
するための駆動回路を内臓した液晶表示装置のイ
ンターフエース回路において、 水平同期信号の表示タイミングを設定するため
のＸ軸表示制御回路と、 垂直同期信号の表示タイミングを設定するため
のＹ軸表示制御回路と、 前記Ｘ軸表示制御回路と前記Ｙ軸表示制御回路
の表示タイミングが一致したときドツトロツク信
号を発生するクロツク発生回路と、 前記クロツク発生回路のクロツク信号をカウン
トして１水平軸の表示データのラツチ信号を発生
するためのラツチ信号発生回路と、 シリアルな前記表示データをパラレル信号に変
換して逐次前記駆動回路に表示データを出力する
ためのＳ／Ｐ変換回路と、 前記クロツク発生回路のドツトクロツク信号を
分周して前記Ｓ／Ｐ変換回路の出力を前記駆動回
路に転送する転送クロツクを発生するための転送
クロツク発生回路と、 前記垂直同期信号により前記液晶パネルの先頭
走査線の駆動タイミング信号を発生するためのフ
レーム信号発生回路と、 前記フレーム信号発生回路の出力信号を分周し
て前記液晶パネルを交流化駆動するための信号を
発生するための交流化駆動信号発生回路により構
成されたことを特徴とする液晶表示装置のインタ
ーフエース回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096313A JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
| EP87303469A EP0244978B1 (en) | 1986-04-25 | 1987-04-21 | Interface, for example for a liquid crystal display device |
| DE19873782450 DE3782450T2 (de) | 1986-04-25 | 1987-04-21 | Interface, zum beispiel fuer eine fluessigkristallanzeige. |
| KR1019870003957A KR950003980B1 (ko) | 1986-04-25 | 1987-04-24 | 인터페이스 |
| CN198787103505A CN87103505A (zh) | 1986-04-25 | 1987-04-25 | 薄型显示器的接口设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096313A JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62251794A JPS62251794A (ja) | 1987-11-02 |
| JPH0476479B2 true JPH0476479B2 (ja) | 1992-12-03 |
Family
ID=14161535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096313A Granted JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62251794A (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859490A (ja) * | 1981-10-06 | 1983-04-08 | 株式会社東芝 | 表示制御装置 |
| JPS5888788A (ja) * | 1981-11-24 | 1983-05-26 | 株式会社日立製作所 | 液晶表示装置 |
| JPS5940693A (ja) * | 1982-08-31 | 1984-03-06 | 株式会社東芝 | 表示制御装置 |
| JPS6012581A (ja) * | 1983-07-04 | 1985-01-22 | 松下電器産業株式会社 | 表示装置 |
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS6180195A (ja) * | 1984-09-27 | 1986-04-23 | エイマ−電子株式会社 | ビデオ信号受信回路 |
-
1986
- 1986-04-25 JP JP61096313A patent/JPS62251794A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62251794A (ja) | 1987-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| EP0295802B1 (en) | Liquid crystal display device | |
| TW518534B (en) | Liquid crystal driving circuit and liquid crystal display device | |
| JP2799095B2 (ja) | 液晶表示器駆動装置 | |
| JPH0473845B2 (ja) | ||
| KR920000455B1 (ko) | 인터페이스 장치 | |
| US5153574A (en) | Interface for a thin display | |
| KR100448937B1 (ko) | 박막 트랜지스터 액정 표시 장치용 극성제어신호발생회로 | |
| JP2634866B2 (ja) | 液晶表示装置 | |
| JP2638010B2 (ja) | 画像表示装置 | |
| JPH0476479B2 (ja) | ||
| JPH0234894A (ja) | ディスプレイコントローラ | |
| JPH0695618A (ja) | 液晶駆動装置 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JP3030170B2 (ja) | 単純マトリクス駆動型液晶表示装置 | |
| JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JPH0618844A (ja) | 液晶表示装置 | |
| JPH01231095A (ja) | 表示インターフェイス | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JPS62251797A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JPS62280897A (ja) | 液晶表示装置 | |
| JPS63170694A (ja) | 平面型表示装置のインタ−フエイス回路 | |
| JPS6365493A (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JP2540686Y2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |