JPH0478171B2 - - Google Patents

Info

Publication number
JPH0478171B2
JPH0478171B2 JP59226692A JP22669284A JPH0478171B2 JP H0478171 B2 JPH0478171 B2 JP H0478171B2 JP 59226692 A JP59226692 A JP 59226692A JP 22669284 A JP22669284 A JP 22669284A JP H0478171 B2 JPH0478171 B2 JP H0478171B2
Authority
JP
Japan
Prior art keywords
aluminum
layer
semiconductor substrate
plate
silicon semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59226692A
Other languages
English (en)
Other versions
JPS61105849A (ja
Inventor
Hiroaki Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP59226692A priority Critical patent/JPS61105849A/ja
Publication of JPS61105849A publication Critical patent/JPS61105849A/ja
Publication of JPH0478171B2 publication Critical patent/JPH0478171B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01321—Manufacture or treatment of die-attach connectors using local deposition
    • H10W72/01325—Manufacture or treatment of die-attach connectors using local deposition in solid form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01361—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01365—Thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、特
にその電極形成方法に関するものである。
［従来の技術］ サイリスタ等の半導体装置の電極、例えばシリ
コン半導体基板の上側主面のカソード電極の形成
方法には、次のような大別して２種類の方法があ
る。すなわち１つの方法は所謂同時合金法とい
い、第３図に示すような例えばPE層、NB層、PB
層、NE層を形成した４層サイリスタ構造のシリ
コン半導体基板１の上、下両主面にアルミ板２，
３を介してモリブデンから成るアノード側温度補
償板４、カソード側温度補償板５を配置した後、
所定温度で加熱し、アルミ板２，３を溶融させて
温度補償板４，５とシリコン半導体基板１とを合
金、固着するものである。
また、もう１つの方法は、蒸着法といい、この
方法は第３図のアノード側温度補償板４をまずア
ルミ板等を用いてシリコン半導体基板１に合金固
着し、次いで、カソード側のシリコン半導体基板
１の主面にアルミ等を蒸着してカソード電極とす
る方法である。
［発明が解決しようとする問題点］ 上記従来の電極形成方法において、まず同時合
金法は半導体装置を製作した場合に順方向電圧降
下が大となる傾向にあるという問題点がある。
これは、アノード側及びカソード側のモリブデ
ンから成る温度補償板とシリコン半導体基板とを
両者、完全に合金化すると、カソード側シリコン
半導体基板のNE濃度がアルミにより低下又は反
対導電型に反転するためと考察される。すなわ
ち、シリコン半導体基板に対してアルミのぬれ性
は非常に良好であるが、温度補償板としてのモリ
ブデンに対してのぬれ性はあまり良くない。した
がつてモリブデン製の温度補償板とアルミ板とを
完全に合金、固着化するまで加熱温度を上昇させ
ると、カソード側のぬれ性のきわめて良いシリコ
ン半導体基板のNE層へのアルミのくい込みが大
となり、NE層の濃度を低下又は導電型を反転さ
せ、結局順方向電圧降下特性に悪影響を与えるた
めと考えられる。
また、シリコン半導体基板のカソード側にあま
り厚いアルミ板を使用すると、シリコン半導体基
板の合金化層が大となり、前記のようにNE層が
アルミにより低下又は反転するため順方向電圧降
下の上昇をきたすのでこの面から制約がありカソ
ード側へ使用するアルミ板は、アノード側に使用
するアルミ板よりも薄いものを使用している。ア
ノード側に使用するアルミ板は厚くし、モリブデ
ンから成る温度補償板とシリコン半導体基板との
合金固着を確実に行う。アノード側はPE層であ
るから導電型を反転させることはない。
しかるに、一方ではこの薄いアルミ板を使用す
るためにカソード側の合金、固着化が不十分であ
り、カソード側のモリブデンから成る温度補償板
が部分的に剥離してしまう場合があるという問題
点がある。
一方、従来のアルミ蒸着法によるカソード電極
形成方法では、シリコン半導体基板のカソード側
主面全面にアルミが付着してしまい不要部分を除
去するために、ホト・リソ工程等電極形成までに
複雑かつ多くの工程を必要とし半導体装置の製造
原価を大幅に上昇させるという問題点がある。
この発明は、上記のような問題点を解消するた
めになされたもので、順方向電圧降下の上昇を防
ぎかつ製造原価の面においても有利な半導体装置
の製造方法を提供することを目的としている。
［問題点を解決するための手段］ この発明にかかる半導体装置の製造方法は、カ
ソード側電極の形成には当該カソード側のパター
ン形状に合わせて打ち抜いたアルミ板のみを、ア
ノード側はアルミ板を介して温度補償板を配置し
てシリコン半導体板に同時に合金化して両主面の
電極を形成する。
［作用］ アルミ合金化処理の際にカソード側のモリブデ
ンから成る温度補償板がないために該補償板とシ
リコン半導体基板との合金化固着の良否を全く考
慮する必要がなくなり低温合金化処理が可能とな
るため、半導体装置の順方向電圧降下特性の上昇
を防げかつ工程数も従来の蒸着法に比し、はるか
に少く有利となる。
［実施例］ 以下に、この発明の一実施例を第１図を参照し
て説明する。
なお、第３図と同一又は相当部分には同一符号
を付してある。
第１図において、シリコン半導体基板１には周
知の方法により、PE層、NB層、PB層、NE層の４
層サイリスタ構造が形成されている。この半導体
基板１の下側主面、すなわちアノード側には20〜
50μｍ程度の厚さのアルミ板２を介してモリブデ
ンから成る温度補償板４が配置される。一方、シ
リコン半導体基板１の上側主面には温度補償板を
合金、固着化する必要がなく、単に半導体基板表
面にアルミの電極層を形成すればよいから、下側
主面よりも板厚の薄い７〜15μｍ程度のアルミ板
３を配置する。また、この実施例では前記基板１
の中央部に補助サイリスタ部を形成したので、そ
のNE層上にもアルミ板３ａを載せた後、非酸化
性雰囲気中で約650〜820℃の範囲で加熱しアノー
ド側の温度補償板４とPE層、カソード側のアル
ミ板３とNE層及び補助サイリスタ部のNE層とア
ルミ板３ａとを合金化し固着化させる。
こうして電極が形成されたシリコン半導体基板
１は、例えば第２図に示すようにカソード側には
モリブデンから成る温度補償板５が配置されアノ
ード外部電極６、カソード外部電極７間に挟み外
部から加圧する所謂加圧接触型の半導体装置が完
成する。
なお、上記の実施例では、PE層、NB層、PB層、
NE層から成る４層サイリスタ構造のシリコン半
導体基板を用いる例について説明したが、ダイオ
ード等その他の半導体装置にも適用できることは
いうまでもない。
アルミ板は純アルミ若しくはアルミを主成分と
する合金でもよい。
［発明の効果］ この発明は以上のように構成したので、低温合
金化処理が可能であり、したがつて半導体装置の
順方向電圧降下特性に悪影響を与えない。また、
あらかじめシリコン半導体基板のカソード側パタ
ーン形状に合わせて打ち抜いたアルミ板のみを配
置して合金化処理をするので、ホト・リソ工程、
エツチング工程等を不要とし、工程数も増加させ
ないので安価に電極形成ができる等この種の製造
方法を実施するに当り実用的価値が高い。
【図面の簡単な説明】
第１図は、この発明の一実施例を示す半導体装
置の製造方法の説明図、第２図は上記方法で製作
されたものを用いて半導体装置に組立てた場合の
説明図、第３図は従来同時合金法によるの半導体
装置の製造方法を示す説明図である。 図において、１はシリコン半導体基板、２，
３，３ａはアルミ板、４，５は温度補償板であ
る。

Claims (1)

    【特許請求の範囲】
  1. １ シリコン半導体基板の上、下主面上にアルミ
    板を用いて上、下同時に合金化して電極を形成す
    る半導体装置の製造方法において、下側主面のみ
    にモリブデンから成る温度補償板をアルミ板を介
    して配置し、上側主面には下側主面に配置される
    アルミ板の板厚よりも薄い板厚で、かつ、当該上
    側主面のパターン形状に合わせたアルミ板のみを
    配置して上、下同時に合金化して電極を形成する
    ことを特徴とする半導体装置の製造方法。
JP59226692A 1984-10-30 1984-10-30 半導体装置の製造方法 Granted JPS61105849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59226692A JPS61105849A (ja) 1984-10-30 1984-10-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59226692A JPS61105849A (ja) 1984-10-30 1984-10-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61105849A JPS61105849A (ja) 1986-05-23
JPH0478171B2 true JPH0478171B2 (ja) 1992-12-10

Family

ID=16849155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59226692A Granted JPS61105849A (ja) 1984-10-30 1984-10-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61105849A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072312A (en) * 1988-03-15 1991-12-10 Siemens Aktiengesellschaft Thyristor with high positive and negative blocking capability

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936822B2 (ja) * 1979-01-19 1984-09-06 三菱電機株式会社 圧接形半導体装置

Also Published As

Publication number Publication date
JPS61105849A (ja) 1986-05-23

Similar Documents

Publication Publication Date Title
US3657611A (en) A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal
US4772935A (en) Die bonding process
JPS6190188A (ja) 薄膜表示装置
JPS60196937A (ja) 半導体素子およびその製造法
US3290565A (en) Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium
JPH02275624A (ja) オーミック電極の製造方法
US3672984A (en) Method of forming the electrode of a semiconductor device
US4132813A (en) Method for producing solderable metallized layer on a semiconducting or insulating substrate
JPH0478171B2 (ja)
US4613890A (en) Alloyed contact for n-conducting GaAlAs-semi-conductor material
US4246693A (en) Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum
JP2717166B2 (ja) 半導体装置の製造方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS6387767A (ja) 圧接型電力用半導体装置
JPH0677467A (ja) ショットキバリア半導体装置
JPS63234562A (ja) 半導体装置の電極
JPS6220338A (ja) 半導体装置の製造方法
JPS58212169A (ja) 三層電極構造を有する半導体装置
JPS62296428A (ja) シヨツトキ−バリアダイオ−ドの製造方法
JPS5849023B2 (ja) 半導体装置の製法
JPS58157178A (ja) 光電変換装置の製造方法
JPS62194650A (ja) 半導体装置
JPS59101868A (ja) シヨツトキ−障壁と低抵抗接触とを有する半導体装置及びその製造方法
JPS6332253B2 (ja)
JPS5917971B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term