JPS5917971B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5917971B2 JPS5917971B2 JP54056724A JP5672479A JPS5917971B2 JP S5917971 B2 JPS5917971 B2 JP S5917971B2 JP 54056724 A JP54056724 A JP 54056724A JP 5672479 A JP5672479 A JP 5672479A JP S5917971 B2 JPS5917971 B2 JP S5917971B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal layer
- gold
- titanium
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板と導電性支持板であるフレーム間の
付着強度及び抵抗接触のいずれをも同時に得ることを可
能にした半導体装置に関するものである。
付着強度及び抵抗接触のいずれをも同時に得ることを可
能にした半導体装置に関するものである。
半導体装置は近年、安価に製造することが要求されてい
る。
る。
そのため従来、半導体基板とフレーム間の接合には、半
導体基板と容易に比較的低温で共晶合金をつくり、しか
も、フレームヘのメッキ等による付着が容易な金等が用
いられてきた。しかし、金は貴金属で価格が高い為、従
来、安価な鉛、スズを主成分とする合金である半田が用
い５ られる様になつてきた。しかし半田は、半導体基
板には直接付着しない為、従来、半導体基板に対する付
着強度の大きなチタンやクロム等を半導体基板にあらか
じめ付着させ、一方、チタンやクロム等は半田との密着
性ＪＯが悪い為、中間金属として、半田及びチタン、ク
ロム等のいずれに対しても密着力の大きなニッケルや銅
等をチタンやクロム等の上に付着させ、これにより半導
体基板とフレームとを密着するようにしている。
導体基板と容易に比較的低温で共晶合金をつくり、しか
も、フレームヘのメッキ等による付着が容易な金等が用
いられてきた。しかし、金は貴金属で価格が高い為、従
来、安価な鉛、スズを主成分とする合金である半田が用
い５ られる様になつてきた。しかし半田は、半導体基
板には直接付着しない為、従来、半導体基板に対する付
着強度の大きなチタンやクロム等を半導体基板にあらか
じめ付着させ、一方、チタンやクロム等は半田との密着
性ＪＯが悪い為、中間金属として、半田及びチタン、ク
ロム等のいずれに対しても密着力の大きなニッケルや銅
等をチタンやクロム等の上に付着させ、これにより半導
体基板とフレームとを密着するようにしている。
１５ところが、チタンやクロムは半導体の不純物濃度が
小さくなると、半導体基板との間で抵抗接触を形成しな
くなる。
小さくなると、半導体基板との間で抵抗接触を形成しな
くなる。
しかも半導体基板の一方の面に各種機能素子が熱拡散法
やイオンインフラ法等によつて形成されるが、この時、
電気的特性上、２０半導体基板の不純物濃度は上記チタ
ンやクロム等の金属が抵抗接触しない程度のものを要求
する場合が多く、また、この半導体基板を基準電位にし
て使用する場合が多いものである。かかる様な場合は、
半導体基板の不純物濃度が低く抵抗率が高四 い為に発
生する基準電位の場所による変動を、半導体基板に接合
させたフレームが極めて低抵抗であり、半導体基板とフ
レームとが抵抗接触を有する事を利用して少なくしてい
た。しかし、半導体基板とフレームが抵抗接触を有しな
い場合には、３０基準電位の場所による変動を起こし、
素子特性を変動あるいは不良としてしまう。第１図は従
来の半導体基板をフレームに密着させた一例の縦断面図
である。
やイオンインフラ法等によつて形成されるが、この時、
電気的特性上、２０半導体基板の不純物濃度は上記チタ
ンやクロム等の金属が抵抗接触しない程度のものを要求
する場合が多く、また、この半導体基板を基準電位にし
て使用する場合が多いものである。かかる様な場合は、
半導体基板の不純物濃度が低く抵抗率が高四 い為に発
生する基準電位の場所による変動を、半導体基板に接合
させたフレームが極めて低抵抗であり、半導体基板とフ
レームとが抵抗接触を有する事を利用して少なくしてい
た。しかし、半導体基板とフレームが抵抗接触を有しな
い場合には、３０基準電位の場所による変動を起こし、
素子特性を変動あるいは不良としてしまう。第１図は従
来の半導体基板をフレームに密着させた一例の縦断面図
である。
この従来例では、機能領域が形成された半導体基板１と
フレーム４土石 にメッキ等によつて付着させられた金
３の間に、金あるいは金合金２を置き加熱する事により
、半導体基板１とフレーム４とを接合している。：クー
Ｊ この従米の方法では、高価な金属である金を用いている
為、半導体装置の価格力塙くなリ、また金あるいは金合
金等を用いて半導体基板１とフレーム４とを接合する為
、加熱温度が３００℃以上と高く、半導体基板１上に形
成された機能領域が悪影響を受けるという問題がある。
フレーム４土石 にメッキ等によつて付着させられた金
３の間に、金あるいは金合金２を置き加熱する事により
、半導体基板１とフレーム４とを接合している。：クー
Ｊ この従米の方法では、高価な金属である金を用いている
為、半導体装置の価格力塙くなリ、また金あるいは金合
金等を用いて半導体基板１とフレーム４とを接合する為
、加熱温度が３００℃以上と高く、半導体基板１上に形
成された機能領域が悪影響を受けるという問題がある。
また、該従来方法では、接合する際、半導体基板１の接
合面に出来たわずかな酸化膜等を除去しなければならな
いため、この接合面を機械的にこする等の作業が必要と
なる問題がある。
合面に出来たわずかな酸化膜等を除去しなければならな
いため、この接合面を機械的にこする等の作業が必要と
なる問題がある。
第２図は第１図に示された従来装置を改善した他の従来
装置を示す縦断面図である。
装置を示す縦断面図である。
第２図に於いて、一方の主面に機能領域が形成された半
導体基板１の他方の主面に、真空蒸着法やスパツタリン
グ法等により、この半導体基板１との密着力の大きい金
属としてチタン５を付着させる。
導体基板１の他方の主面に、真空蒸着法やスパツタリン
グ法等により、この半導体基板１との密着力の大きい金
属としてチタン５を付着させる。
引き続き、半田との密着力の大きい金属としてニツケル
６を真空蒸着法やスパツタリング法等で付着させ、次に
半田７をフレーム４との間に置き加熱することにより、
半導体基板１とフレーム４とを接合する事が可能となる
。第２図に於ける従来装置は、第１図に於ける従来装置
の欠点を解消出来るものであるが、しかし第２図の従来
装置では新たに次の欠点が発生する。
６を真空蒸着法やスパツタリング法等で付着させ、次に
半田７をフレーム４との間に置き加熱することにより、
半導体基板１とフレーム４とを接合する事が可能となる
。第２図に於ける従来装置は、第１図に於ける従来装置
の欠点を解消出来るものであるが、しかし第２図の従来
装置では新たに次の欠点が発生する。
半導体基板１の機能領域は、この半導体基板１に各種不
純物を熱拡散法やイオン注入法等により導入する事によ
リ形成するものである為、この半導体基板１の不純物濃
度は小さい。一方、チタンは不純物濃度の小さい半導体
基板に対してシヨツトキ接合をする事は周知の事実であ
り、従つて上記チタン５と半導体基板１とは非抵抗接触
となつてしまう．この為、半導体基板１を基準電位にし
て、機能領域を動作させる場合、金属であるフレーム４
の電気抵抗が極めて小さい事を利用し、フレーム４と半
導体基板の機能領域を形成した面と反対側の面とを接合
し、これによりフレーム４と半導体基板１とが抵抗接触
となれば、半導体基板１を一定基準電位に保つ事が可能
となる。
純物を熱拡散法やイオン注入法等により導入する事によ
リ形成するものである為、この半導体基板１の不純物濃
度は小さい。一方、チタンは不純物濃度の小さい半導体
基板に対してシヨツトキ接合をする事は周知の事実であ
り、従つて上記チタン５と半導体基板１とは非抵抗接触
となつてしまう．この為、半導体基板１を基準電位にし
て、機能領域を動作させる場合、金属であるフレーム４
の電気抵抗が極めて小さい事を利用し、フレーム４と半
導体基板の機能領域を形成した面と反対側の面とを接合
し、これによりフレーム４と半導体基板１とが抵抗接触
となれば、半導体基板１を一定基準電位に保つ事が可能
となる。
しかし、フレーム４と半導体基板１とが非抵抗接触とな
つた場合、半導体基板１の不純物濃度が小さい為、半導
体基板１の抵抗が高くなり、従つて、その非抵抗接触の
為、電流は半導体基板中を流れる事により電位差が生じ
、半導体基板が一様傷に基準電位にならなくなク、この
半導体基板の基準電位の変動により、機能領域は正常な
動作をしなくなる。
つた場合、半導体基板１の不純物濃度が小さい為、半導
体基板１の抵抗が高くなり、従つて、その非抵抗接触の
為、電流は半導体基板中を流れる事により電位差が生じ
、半導体基板が一様傷に基準電位にならなくなク、この
半導体基板の基準電位の変動により、機能領域は正常な
動作をしなくなる。
本発明は上記のような従来のものの問題点を解消するた
めになされたもので、半田等を用いて安価に半導体基板
と導電性支持板とを接合するようにした半導体装置にお
いて、半導体基板の機能領域が形成されていない他方の
主面に、該基板との間に抵抗接触を有する第１の金属層
を設け、該第１の金属層及び上記基板の他方の主面上に
半導体基板との付着強度の大きい第２の金属層を設け、
さらに該第２の金属層上にこれを半田を介して上記導電
性支持フレームに接着する第３の金属層を設けることに
より、半導体基板と導電性支持板との半田を用いた密着
性を向上でき、かつ半導体装置と導電性支持板との間を
抵抗接触とすることができる半導体装置を提供すること
を目的としている。
めになされたもので、半田等を用いて安価に半導体基板
と導電性支持板とを接合するようにした半導体装置にお
いて、半導体基板の機能領域が形成されていない他方の
主面に、該基板との間に抵抗接触を有する第１の金属層
を設け、該第１の金属層及び上記基板の他方の主面上に
半導体基板との付着強度の大きい第２の金属層を設け、
さらに該第２の金属層上にこれを半田を介して上記導電
性支持フレームに接着する第３の金属層を設けることに
より、半導体基板と導電性支持板との半田を用いた密着
性を向上でき、かつ半導体装置と導電性支持板との間を
抵抗接触とすることができる半導体装置を提供すること
を目的としている。
以下、本発明の実施例を図について説明する。
第３図は本発明の一実施例による半導体基板とフレーム
とを接着させた状態を示す縦断面図である。第３図に於
いて、第１図および第２図と同一符号は同一又は相当部
分を示し、本実施例では、機能領域が形成された半導体
基板１と銅合金等により成るフレーム４とを鉛、スズ等
の合金である半田７で接着する為？、まず半導体基板１
の機能領域の形成された主面と反対の主面、即ちフレー
ム４と接着する面にあらかじめ金８を１０−４００オン
グストローム（λ）真空蒸着法あるいはスパツタリング
法で付着させ、引き続きチタン５を同じく真空蒸着法あ
るいはスパツタリング法で１００〜５０００人好ましく
は３００〜１０００λ付着させ、更に引き続きニツケル
６を真空蒸着法あるいはスパッタリング法で３００〜５
００人好ましくは５００〜１５００人付着させる。次に
上記の金８、チタン５およびニツケル６の付着した半導
体基板１とフレーム４との間に半田７をはさみ、これを
１５０〜３００℃に加熱する。するとこれにより半導体
基板１をフレーム４に接着する事が可能となる。本実施
例では、金８の膜厚を１０〜１００λとしたので、金８
は全面に均一な膜とはならずに島状に付着する事は周知
の事実である。
とを接着させた状態を示す縦断面図である。第３図に於
いて、第１図および第２図と同一符号は同一又は相当部
分を示し、本実施例では、機能領域が形成された半導体
基板１と銅合金等により成るフレーム４とを鉛、スズ等
の合金である半田７で接着する為？、まず半導体基板１
の機能領域の形成された主面と反対の主面、即ちフレー
ム４と接着する面にあらかじめ金８を１０−４００オン
グストローム（λ）真空蒸着法あるいはスパツタリング
法で付着させ、引き続きチタン５を同じく真空蒸着法あ
るいはスパツタリング法で１００〜５０００人好ましく
は３００〜１０００λ付着させ、更に引き続きニツケル
６を真空蒸着法あるいはスパッタリング法で３００〜５
００人好ましくは５００〜１５００人付着させる。次に
上記の金８、チタン５およびニツケル６の付着した半導
体基板１とフレーム４との間に半田７をはさみ、これを
１５０〜３００℃に加熱する。するとこれにより半導体
基板１をフレーム４に接着する事が可能となる。本実施
例では、金８の膜厚を１０〜１００λとしたので、金８
は全面に均一な膜とはならずに島状に付着する事は周知
の事実である。
従つて、チタン５はその一部は半導体基板１と、残りの
部分は金８と接着される事となる。この為、半導体基板
１の不純物濃度が小さく、チタン５とシヨツトキ接合を
生じた場合でも、半導体基板１とチノン５の間に存在す
る金８の為、該金８の部分ではシヨツトキ接合は生じな
い。
部分は金８と接着される事となる。この為、半導体基板
１の不純物濃度が小さく、チタン５とシヨツトキ接合を
生じた場合でも、半導体基板１とチノン５の間に存在す
る金８の為、該金８の部分ではシヨツトキ接合は生じな
い。
この為、チタン５と半導体基板１とが接着した部分は、
シヨツトキ接合となり非抵抗接触であつたとしても、金
８と半導体基板１とが接着した部分は抵抗接触となる。
また、半導体基板１一金８−チタン５の順で接着した部
分は密着力は弱いが、半導体基板１−チタン５の順で接
着した部分の密着力は極めて強い事は周知の事実である
。これらの結果、本実施例では、半導体基板１とチタン
５とは、金８の膜厚を１０〜１００Ｋとしたので、抵抗
接触を有し、かつ密着力の強いものとなる．また、鉛、
スズ等の合金である半田７はチタン５と接着しないが、
本実施例では半田７及びチタン５のいずれにも接着する
ニツケル６を介在せしめたので、半導体基板１とフレー
ム４とを抵抗接触を有し、かつ強い密着力で接着する事
が可能となる。
シヨツトキ接合となり非抵抗接触であつたとしても、金
８と半導体基板１とが接着した部分は抵抗接触となる。
また、半導体基板１一金８−チタン５の順で接着した部
分は密着力は弱いが、半導体基板１−チタン５の順で接
着した部分の密着力は極めて強い事は周知の事実である
。これらの結果、本実施例では、半導体基板１とチタン
５とは、金８の膜厚を１０〜１００Ｋとしたので、抵抗
接触を有し、かつ密着力の強いものとなる．また、鉛、
スズ等の合金である半田７はチタン５と接着しないが、
本実施例では半田７及びチタン５のいずれにも接着する
ニツケル６を介在せしめたので、半導体基板１とフレー
ム４とを抵抗接触を有し、かつ強い密着力で接着する事
が可能となる。
また、半田７を用いたので、１５０〜３００℃の温度で
半導体基板１とフレーム４とを接着でき、半導体基板１
上の機能領域に悪影響を及ぽすこともない。なお、上記
実施例では金８の膜厚を１０〜１００人にする事により
金８が島状に付着する事を利用したが、本発明では、金
８を１００Ｋ以上付着した後、写真蝕刻技術を用い、そ
の一部を選択的に除去して金８を島状とし、しかる後、
チタン６を蒸着法あるいはスパッタリング法等で付着さ
せても同一の効果を有する。
半導体基板１とフレーム４とを接着でき、半導体基板１
上の機能領域に悪影響を及ぽすこともない。なお、上記
実施例では金８の膜厚を１０〜１００人にする事により
金８が島状に付着する事を利用したが、本発明では、金
８を１００Ｋ以上付着した後、写真蝕刻技術を用い、そ
の一部を選択的に除去して金８を島状とし、しかる後、
チタン６を蒸着法あるいはスパッタリング法等で付着さ
せても同一の効果を有する。
また、上記の実施例では、第１の金属層として金８を用
いたが、この第１の金属は半導体基板１と抵抗接触を有
する他の金属、例えば銀でもよく、このようにしても上
記実施例と同様の効果を奏する。
いたが、この第１の金属は半導体基板１と抵抗接触を有
する他の金属、例えば銀でもよく、このようにしても上
記実施例と同様の効果を奏する。
さらにまた、上記実施例では、第２の金属層としてチタ
ン５を用いたが、この第２の金属は半導体基板１に対し
密着力の強い金属、例えば、クロムを用いてもよく、こ
のようにしても上記実施例と同様な効果を有する。また
、本発明の原理を用いれば、半導体基板１に付着させる
金８の量を制御する事によりシヨツトキ接合と抵抗接触
との中間の任意の特性の素子を形成させる事も可能とな
る。
ン５を用いたが、この第２の金属は半導体基板１に対し
密着力の強い金属、例えば、クロムを用いてもよく、こ
のようにしても上記実施例と同様な効果を有する。また
、本発明の原理を用いれば、半導体基板１に付着させる
金８の量を制御する事によりシヨツトキ接合と抵抗接触
との中間の任意の特性の素子を形成させる事も可能とな
る。
以上のように、本発明に係る半導体装置によれば、半導
体基板の機能領域が形成されていない他方の主面に、該
基板との間に抵抗接触を有する第１の金属層を設け、該
第１の金属層及び上記基板の他方の主面上に半導体基板
との付着強度の大きい第２の金属層を設け、さらに該第
２の金属層上にこれを半田を介して導電性支持板に接着
する第３の金属層を設けたので、従米の製造方法に大き
な変更を加える事なく従来より安価で、半導体基板と導
電性支持板の密着力を大きく向上でき、かつ抵抗接触を
得ることができる効果がある。
体基板の機能領域が形成されていない他方の主面に、該
基板との間に抵抗接触を有する第１の金属層を設け、該
第１の金属層及び上記基板の他方の主面上に半導体基板
との付着強度の大きい第２の金属層を設け、さらに該第
２の金属層上にこれを半田を介して導電性支持板に接着
する第３の金属層を設けたので、従米の製造方法に大き
な変更を加える事なく従来より安価で、半導体基板と導
電性支持板の密着力を大きく向上でき、かつ抵抗接触を
得ることができる効果がある。
第１図は従米の半導体装置を示す縦断面図、第２図は改
良された従来の半導体装置を示す縦断面図、第３図は本
発明の一実施例による半導体装置の縦断面図である。 図中の同一符号は同一のものをあられす。１・・・半導
体基板、４・・・導電性支持板、（フレーム５・・・第
２の金属層（チタン）、６・・・第３の金属層（ニツケ
ル）、７・・・半田、８・・・第１の金属層（至）。
良された従来の半導体装置を示す縦断面図、第３図は本
発明の一実施例による半導体装置の縦断面図である。 図中の同一符号は同一のものをあられす。１・・・半導
体基板、４・・・導電性支持板、（フレーム５・・・第
２の金属層（チタン）、６・・・第３の金属層（ニツケ
ル）、７・・・半田、８・・・第１の金属層（至）。
Claims (1)
- 【特許請求の範囲】 １ 導電性支持板と、一方の主面に機能領域が形成され
他方の主面が上記導電性支持板に接着される半導体基板
と、該半導体基板の他方の主面に部分的に設けられ該半
導体基板との間に抵抗接触を有する第１の金属層と、上
記半導体基板の他方の主面及び上記第１の金属層上に設
けられ該半導体基板に対する付着強度が大きい第２の金
属層と、該第２の金属層を半田を介して上記導電性支持
板に接着するための第３の金属層とを備えたことを特徴
とする半導体装置。 ２ 上記第１の金属層は、金あるいは銀であり、上記第
２の金属層は、チタンあるいはクロムであることを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54056724A JPS5917971B2 (ja) | 1979-05-04 | 1979-05-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54056724A JPS5917971B2 (ja) | 1979-05-04 | 1979-05-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55146940A JPS55146940A (en) | 1980-11-15 |
| JPS5917971B2 true JPS5917971B2 (ja) | 1984-04-24 |
Family
ID=13035433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54056724A Expired JPS5917971B2 (ja) | 1979-05-04 | 1979-05-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206035A (en) * | 1981-06-12 | 1982-12-17 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
-
1979
- 1979-05-04 JP JP54056724A patent/JPS5917971B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55146940A (en) | 1980-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3657611A (en) | A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal | |
| US4023725A (en) | Semiconductor device manufacture | |
| US4772935A (en) | Die bonding process | |
| US4259607A (en) | Quartz crystal vibrator using Ni-Ag or Cr-Ni-Ag electrode layers | |
| US4451972A (en) | Method of making electronic chip with metalized back including a surface stratum of solder | |
| JPH1084003A (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JP2001502121A (ja) | 背面を金属化した半導体 | |
| JPS59207672A (ja) | 太陽電池およびその製造法 | |
| KR19980024894A (ko) | 납땜 재료층을 갖는 반도체 바디 | |
| JPS5917971B2 (ja) | 半導体装置 | |
| JPH084095B2 (ja) | 半導体装置の製造方法 | |
| US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
| JPH0652743B2 (ja) | 半導体装置の製造方法 | |
| JPS6038823A (ja) | 半導体装置 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPH03781B2 (ja) | ||
| JPS5965476A (ja) | 半導体装置 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 | |
| KR820002038B1 (ko) | 오우믹 전극의 형성방법 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPS61156825A (ja) | 半導体装置 | |
| JPH05243232A (ja) | 半田バンプ電極の形成方法 |