JPH0478931A - 指定語割込み発生方式 - Google Patents
指定語割込み発生方式Info
- Publication number
- JPH0478931A JPH0478931A JP19417790A JP19417790A JPH0478931A JP H0478931 A JPH0478931 A JP H0478931A JP 19417790 A JP19417790 A JP 19417790A JP 19417790 A JP19417790 A JP 19417790A JP H0478931 A JPH0478931 A JP H0478931A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- storage device
- interrupt information
- interruption information
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置におけるソフトウェアの開発環境
に関し、特に指定語割込み発生方式に関する。
に関し、特に指定語割込み発生方式に関する。
従来、この種の指定語割込み発生方式では、例えば第２
図に示すように、割込みを発生させるべく指定される命
令語（以下、指定語という）の記憶装置２３内でのアド
レスを割込みアドレス設定手段２４により割込みアトル
スハス２８および割込みアドレス設定信号線２９を介し
て割込みアドレスレジスタ２５にあらかじめ登録し、プ
ロセッサ２１が指定語を実行すべくアドレスバス２６お
よびデータバス２７を介して記憶装置２３に指定語を読
みにいく際、アドレス比較器２２がアドレスバス２６上
のアドレスを割込みアドレスレジスタ２５の内容と比較
し、一致した場合に外部割込み端子２１１からプロセッ
サ２１に割込みを発生させる構成をとっている。
図に示すように、割込みを発生させるべく指定される命
令語（以下、指定語という）の記憶装置２３内でのアド
レスを割込みアドレス設定手段２４により割込みアトル
スハス２８および割込みアドレス設定信号線２９を介し
て割込みアドレスレジスタ２５にあらかじめ登録し、プ
ロセッサ２１が指定語を実行すべくアドレスバス２６お
よびデータバス２７を介して記憶装置２３に指定語を読
みにいく際、アドレス比較器２２がアドレスバス２６上
のアドレスを割込みアドレスレジスタ２５の内容と比較
し、一致した場合に外部割込み端子２１１からプロセッ
サ２１に割込みを発生させる構成をとっている。
ところで、近年、プロセッサの高速化に伴って命令語の
続出し時間および読出し間隔が短縮され、さらに複数の
命令語を同時に読み出すプロセ、すも使用されるように
なってきた。
続出し時間および読出し間隔が短縮され、さらに複数の
命令語を同時に読み出すプロセ、すも使用されるように
なってきた。
上述した従来の指定語割込み発生方式では、割込みアド
レス設定手段２４により割込みアドレスレジスタ２５に
あらかしめ設定された指定語のアドレスとアドレスバス
２６上のアドレスとを逐一比較する必要があったので、
高速化されたプロセ、７すの命令語の読出し時間および
読出し間隔に対応するのが困難になるという欠点がある
。
レス設定手段２４により割込みアドレスレジスタ２５に
あらかしめ設定された指定語のアドレスとアドレスバス
２６上のアドレスとを逐一比較する必要があったので、
高速化されたプロセ、７すの命令語の読出し時間および
読出し間隔に対応するのが困難になるという欠点がある
。
また、複数の命令語を同時に読み出すプロセ。
すでは、命令語のアドレスは先頭の一語に対応するアド
レスのみが出力される場合がほとんどであるので、命令
語のアドレスの比較により割込みを発生させようとする
と、先頭アドレスから順次加算によって複数のアドレス
を発生させて全てを比較する必要があり、高速化された
プロセ・７すの読出し時間および読出し間隔に対応する
のがますます困難になるという欠点がある。
レスのみが出力される場合がほとんどであるので、命令
語のアドレスの比較により割込みを発生させようとする
と、先頭アドレスから順次加算によって複数のアドレス
を発生させて全てを比較する必要があり、高速化された
プロセ・７すの読出し時間および読出し間隔に対応する
のがますます困難になるという欠点がある。
本発明の目的は、上述の点に鑑み、比較的単純なハード
ウェア構成で指定語での割込みの発生が可能となり、命
令語の読出しを高速に行うプロセッサおよび複数の命令
語の同時読出しを行うプロセッサにも対応できるように
した指定語割込み発生方式を提供することにある。
ウェア構成で指定語での割込みの発生が可能となり、命
令語の読出しを高速に行うプロセッサおよび複数の命令
語の同時読出しを行うプロセッサにも対応できるように
した指定語割込み発生方式を提供することにある。
本発明の指定語割込み発生方式は、外部割込み端子を有
するプロセッサと命令語を記憶する記憶装置とを備え、
この記憶装置内に蓄積された命令語を前記プロセッサが
逐次実行する情報処理装置において、命令語を記憶する
記憶語保持部と少なくとも１ビツトの割込み情報を保持
する割込み情報保持部とを備える前記記憶装置と、この
記憶装置内の割込み情報保持部に割込み情報を設定する
割込み情報設定手段と、この割込み情報設定手段により
設定された割込み情報を前記記憶装置内の割込み情報保
持部に書き込むとともに前記記憶装置内の割込み情報保
持部から割込み情報を読み出して前記プロセッサの外部
割込み端子に供給する割込み情報バスとを有する。
するプロセッサと命令語を記憶する記憶装置とを備え、
この記憶装置内に蓄積された命令語を前記プロセッサが
逐次実行する情報処理装置において、命令語を記憶する
記憶語保持部と少なくとも１ビツトの割込み情報を保持
する割込み情報保持部とを備える前記記憶装置と、この
記憶装置内の割込み情報保持部に割込み情報を設定する
割込み情報設定手段と、この割込み情報設定手段により
設定された割込み情報を前記記憶装置内の割込み情報保
持部に書き込むとともに前記記憶装置内の割込み情報保
持部から割込み情報を読み出して前記プロセッサの外部
割込み端子に供給する割込み情報バスとを有する。
本発明の指定語割込み発生方式では、記憶装置が命令語
を記憶する記憶語保持部と少なくともｌビ、トの割込み
情報を保持する割込み情報保持部とを備え、割込み情報
設定手段が記憶装置内の割込み情報保持部に割込み情報
を設定し、割込み情報バスが割込み情報設定手段により
設定された割込み情報を記憶装置内の割込み情報保持部
に書き込むとともに記憶装置内の割込み情報保持部から
割込み情報を読み出してプロセッサの外部割込み端子に
供給する。
を記憶する記憶語保持部と少なくともｌビ、トの割込み
情報を保持する割込み情報保持部とを備え、割込み情報
設定手段が記憶装置内の割込み情報保持部に割込み情報
を設定し、割込み情報バスが割込み情報設定手段により
設定された割込み情報を記憶装置内の割込み情報保持部
に書き込むとともに記憶装置内の割込み情報保持部から
割込み情報を読み出してプロセッサの外部割込み端子に
供給する。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例に係る指定語割込み発生方
式が適用された情報処理装置の構成を示す回路ブロック
図である。この情報処理装置は、記憶装置１２に記憶語
保持部１２２に記憶された各命令語に対して１ビツトの
割込み情報を保持する割込み情報保持部１２１を追加し
た場合の例であり、外部割込み端子１１１を備えるプロ
セッサ１１と、割込み情報保持部１２１および記憶語保
持部１２２を備える記憶装置１２と、プロセッサ１１お
よび記憶装置１２間を接続するデータバス１３と、プロ
センサ１１．記憶装置１２および割込み情報設定手段１
６間を接続する割込み情報ハス１４と、プロセッサ１１
．記憶装置１２および割込み情報設定手段１６間を接続
するアドレスバス１５と、割込み情報設定手段１６とか
ら構成されている。
式が適用された情報処理装置の構成を示す回路ブロック
図である。この情報処理装置は、記憶装置１２に記憶語
保持部１２２に記憶された各命令語に対して１ビツトの
割込み情報を保持する割込み情報保持部１２１を追加し
た場合の例であり、外部割込み端子１１１を備えるプロ
セッサ１１と、割込み情報保持部１２１および記憶語保
持部１２２を備える記憶装置１２と、プロセッサ１１お
よび記憶装置１２間を接続するデータバス１３と、プロ
センサ１１．記憶装置１２および割込み情報設定手段１
６間を接続する割込み情報ハス１４と、プロセッサ１１
．記憶装置１２および割込み情報設定手段１６間を接続
するアドレスバス１５と、割込み情報設定手段１６とか
ら構成されている。
プロセッサ１１は、外部割込み端子１１１に値“１”が
入力されたときに割込みを発生させるものとする。
入力されたときに割込みを発生させるものとする。
割込み情報保持部１２１は、割込み情報バス１４を介し
て割込み情報が読み書きされるようになっている。なお
、割込み情報保持部１２１の割込み情報は、初期値とし
て値“０”になっているものとする。
て割込み情報が読み書きされるようになっている。なお
、割込み情報保持部１２１の割込み情報は、初期値とし
て値“０”になっているものとする。
次に、このように構成された本実施例のＩ旨定語割込み
発生方式の動作について説明する。
発生方式の動作について説明する。
まず、割込み情報設定手段１６を用いて、指定語の記憶
装置１２内でのアドレスをアドレスバス１５に与えると
と同時に、値“１”の割込み情報を割込み情報ハス１４
に与える。
装置１２内でのアドレスをアドレスバス１５に与えると
と同時に、値“１”の割込み情報を割込み情報ハス１４
に与える。
すると、記憶装置１２の記憶語保持部１２２に保持され
た該当するアドレスの指定語に対応して割込み情報保持
部１２１に値“１”の割込み情報が設定される。
た該当するアドレスの指定語に対応して割込み情報保持
部１２１に値“１”の割込み情報が設定される。
いま、例えば第３図に示すように、アドレスｎの指定語
”１ｎｓｔ ｎ”に対応して割込み情報として値“１
”が設定されたものとする。
”１ｎｓｔ ｎ”に対応して割込み情報として値“１
”が設定されたものとする。
次に、プロセッサ１１が記憶装置１２の記憶語保持部１
２２に蓄積された命令語またはデータをアドレスバス１
５を介してアドレス指定し、データバス１３を介して命
令語またはデータを読み出して実行する処理を開始する
。
２２に蓄積された命令語またはデータをアドレスバス１
５を介してアドレス指定し、データバス１３を介して命
令語またはデータを読み出して実行する処理を開始する
。
例えば、第３図に示すように、プロセッサ１１がアドレ
ス（ｎ−１）の命令語を実行すべくアドレスバス１５を
介して記憶装置１２にアドレス（ｎ−１）を送って命令
語”１ｎｓｔｎ−１”をデータバス１３に読み出すと、
これと同時にアドレス（ｎ−１）の割込み情報の値“Ｏ
”が割込み情報ハス１４に読み出されるが、割込み情報
ノ＼スＸ４に読み出された割込み情報の値が“０”であ
るので、プロセッサ１１は割込みを発生させることはな
い。
ス（ｎ−１）の命令語を実行すべくアドレスバス１５を
介して記憶装置１２にアドレス（ｎ−１）を送って命令
語”１ｎｓｔｎ−１”をデータバス１３に読み出すと、
これと同時にアドレス（ｎ−１）の割込み情報の値“Ｏ
”が割込み情報ハス１４に読み出されるが、割込み情報
ノ＼スＸ４に読み出された割込み情報の値が“０”であ
るので、プロセッサ１１は割込みを発生させることはな
い。
次に、プロセッサ１】がアドレスｎの命令語を実行すべ
くアドレスバス１５を介して記憶装置］２にアドレスｎ
を送って命令語” Ｉ ｎ Ｓ Ｌ ｎをデータバス
１３に読み出すと、これと同時にアドレスｎの割込み情
報の値“１”が割込み情報ノ＼ス１４に読み出される。
くアドレスバス１５を介して記憶装置］２にアドレスｎ
を送って命令語” Ｉ ｎ Ｓ Ｌ ｎをデータバス
１３に読み出すと、これと同時にアドレスｎの割込み情
報の値“１”が割込み情報ノ＼ス１４に読み出される。
割込み情報バス１４に読み出された割込み情報の値“１
”は、外部割込み端子１１１に人力され、プロセッサ１
１は割込みを発生する。
”は、外部割込み端子１１１に人力され、プロセッサ１
１は割込みを発生する。
ところで、プロセッサ１１が命令語を２語同時に読み出
すプロセッサである場合、例えば第４図に示すように、
記憶装置１２に割込み情報の論理和回路１２４を導入し
、２語の命令語に対応する割込み情報、例えばアドレス
（ｎ−１）およびアドレスｎの割込み情報を論理和をと
ってから割込み情報バス１４を介してプロセッサ１１の
外部割込み端子１１１に入力することで、第１図に示し
た実施例の場合と同様に対応することができる。
すプロセッサである場合、例えば第４図に示すように、
記憶装置１２に割込み情報の論理和回路１２４を導入し
、２語の命令語に対応する割込み情報、例えばアドレス
（ｎ−１）およびアドレスｎの割込み情報を論理和をと
ってから割込み情報バス１４を介してプロセッサ１１の
外部割込み端子１１１に入力することで、第１図に示し
た実施例の場合と同様に対応することができる。
プロセッサ１１が同時に読み出す命令語が３語以上の場
合であっても同様である。
合であっても同様である。
なお、上記実施例では、割込み情報を１ビ、ットとした
場合を例にとって説明したが、論理的な誤動作等を避け
るために割込み情報を２ビツト以上にしても、本発明が
同様に適用可能であることはいうまでもない。
場合を例にとって説明したが、論理的な誤動作等を避け
るために割込み情報を２ビツト以上にしても、本発明が
同様に適用可能であることはいうまでもない。
以上説明したように本発明は、記憶装置に少なくとも１
ビツトの割込み情報を保持する割込み情報保持部を設け
るとともに、割込み情報保持部に割込み情報を設定する
割込み情報設定手段と割込み情報設定手段およびプロセ
ッサの外部割込み端子に接続された割込み情報ハスとを
設けたことにより、比較的単純なハードウェア構成で指
定語での割込みの発生が可能となり、命令語のアドレス
の比較を逐−行う必要がないので、高速化されたプロセ
ッサの命令語の読出し時間および読出し間隔にも対応す
ることができる効果がある。
ビツトの割込み情報を保持する割込み情報保持部を設け
るとともに、割込み情報保持部に割込み情報を設定する
割込み情報設定手段と割込み情報設定手段およびプロセ
ッサの外部割込み端子に接続された割込み情報ハスとを
設けたことにより、比較的単純なハードウェア構成で指
定語での割込みの発生が可能となり、命令語のアドレス
の比較を逐−行う必要がないので、高速化されたプロセ
ッサの命令語の読出し時間および読出し間隔にも対応す
ることができる効果がある。
また、複数の命令語を同時に読み出すプロセ。
すに対しても容易に割込みの発生を設定することが可能
となる効果がある。
となる効果がある。
第１図は本発明の一実施例に係る指定語割込み発生方式
が適用された情報処理装置の構成を示す回路ブロック図
、 第２図は従来の指定語割込み発生方式の一例を示す回路
ブロック図、 第３図は第１図中の記憶装置内の記憶例を示す図、 第４図は本実施例の指定語割込み発生方式における２命
令同時読出し時の記憶装置内の構成を例示する図である
。 図において、 １ ｌ ・ １２ ・ １３ ・ １４ ・ １５ ・ ・プロセッサ、 記憶装置、 ・データバス、 ・割込み情報バス、 ・アドレスバス、 ・割込み情報設定手段、 ・外部割込み端子、 ・割込み情報保持部、 ・記憶語保持部、 ・論理和回路である。
が適用された情報処理装置の構成を示す回路ブロック図
、 第２図は従来の指定語割込み発生方式の一例を示す回路
ブロック図、 第３図は第１図中の記憶装置内の記憶例を示す図、 第４図は本実施例の指定語割込み発生方式における２命
令同時読出し時の記憶装置内の構成を例示する図である
。 図において、 １ ｌ ・ １２ ・ １３ ・ １４ ・ １５ ・ ・プロセッサ、 記憶装置、 ・データバス、 ・割込み情報バス、 ・アドレスバス、 ・割込み情報設定手段、 ・外部割込み端子、 ・割込み情報保持部、 ・記憶語保持部、 ・論理和回路である。
Claims (1)
- 【特許請求の範囲】 外部割込み端子を有するプロセッサと命令語を記憶する
記憶装置とを備え、この記憶装置内に蓄積された命令語
を前記プロセッサが逐次実行する情報処理装置において
、 命令語を記憶する記憶語保持部と少なくとも１ビットの
割込み情報を保持する割込み情報保持部とを備える前記
記憶装置と、 この記憶装置内の割込み情報保持部に割込み情報を設定
する割込み情報設定手段と、 この割込み情報設定手段により設定された割込み情報を
前記記憶装置内の割込み情報保持部に書き込むとともに
前記記憶装置内の割込み情報保持部から割込み情報を読
み出して前記プロセッサの外部割込み端子に供給する割
込み情報バスとを有することを特徴とする指定語割込み
発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19417790A JPH0478931A (ja) | 1990-07-23 | 1990-07-23 | 指定語割込み発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19417790A JPH0478931A (ja) | 1990-07-23 | 1990-07-23 | 指定語割込み発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478931A true JPH0478931A (ja) | 1992-03-12 |
Family
ID=16320215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19417790A Pending JPH0478931A (ja) | 1990-07-23 | 1990-07-23 | 指定語割込み発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478931A (ja) |
-
1990
- 1990-07-23 JP JP19417790A patent/JPH0478931A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776132B2 (ja) | オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム | |
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JPH0414385B2 (ja) | ||
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JPH0478931A (ja) | 指定語割込み発生方式 | |
| JPS6285343A (ja) | メモリ読み出し回路 | |
| JPH0283736A (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPH0547867B2 (ja) | ||
| JPH01175045A (ja) | アドレスマッチ検出方法 | |
| JPH01265346A (ja) | 半導体集積回路 | |
| JPS61260340A (ja) | ブロツク転送制御部 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61221965A (ja) | ベクトル・デ−タ処理装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH03144842A (ja) | データ転送制御装置 | |
| JPH05189386A (ja) | 入出力制御装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPH04140858A (ja) | メモリ書き込み装置 | |
| JPS63104142A (ja) | 半導体演算処理装置 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPH01109460A (ja) | データ転送装置 |