JPH0480349B2 - - Google Patents
Info
- Publication number
- JPH0480349B2 JPH0480349B2 JP58105715A JP10571583A JPH0480349B2 JP H0480349 B2 JPH0480349 B2 JP H0480349B2 JP 58105715 A JP58105715 A JP 58105715A JP 10571583 A JP10571583 A JP 10571583A JP H0480349 B2 JPH0480349 B2 JP H0480349B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- test
- connection terminal
- electrostatic breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置、特に半導体集積回路の
静電破壊試験を行う際に好適な試験方法に関す
る。
静電破壊試験を行う際に好適な試験方法に関す
る。
〔背景技術〕
半導体集積回路の特性試験は多項目にわたる
が、そのうちの一つに静電破壊試験がある。この
試験には、いわゆるコンデンサ方式とも呼ばれる
方法がある。この方法は、人体の静電容量に対応
する200PF程度のコンデンサに充電された電荷を
半導体集積回路に印加し、半導体集積回路の破壊
の有無を測定するものである。
が、そのうちの一つに静電破壊試験がある。この
試験には、いわゆるコンデンサ方式とも呼ばれる
方法がある。この方法は、人体の静電容量に対応
する200PF程度のコンデンサに充電された電荷を
半導体集積回路に印加し、半導体集積回路の破壊
の有無を測定するものである。
この方法が採用される技術的思想は、半導体装
置を運搬する際に、ケースと半導体装置との間に
静電容量、或いは人体と半導体装置との間の静電
容量に蓄積された電荷により破壊が発生する、と
の考えに立脚している。
置を運搬する際に、ケースと半導体装置との間に
静電容量、或いは人体と半導体装置との間の静電
容量に蓄積された電荷により破壊が発生する、と
の考えに立脚している。
ところで、半導体装置は上述のような蓄積電荷
による破壊のみならず、半導体装置のストレイキ
ヤパシテイに充電されていた電荷が放電し、これ
により静電破壊が発生することがある。したがつ
て、このような状況下における静電破壊試験を行
なう必要がある。かかる静電破壊試験の具体的方
法は、特開昭57−80557号公報に開示されている。
かかる公報に開示の方法は、絶縁外周部いわゆる
封止体に直流高電圧を接触電極から印加し、その
後、半導体装置の外部電極いわゆる外部接続端子
を基準電位電極に接触させるものである。しかし
ながら、かかる方法によれば、接触電極と封止体
との接触状態により半導体装置に誘導される電荷
量が不安定となり一定した静電破壊試験が困難と
なる。
による破壊のみならず、半導体装置のストレイキ
ヤパシテイに充電されていた電荷が放電し、これ
により静電破壊が発生することがある。したがつ
て、このような状況下における静電破壊試験を行
なう必要がある。かかる静電破壊試験の具体的方
法は、特開昭57−80557号公報に開示されている。
かかる公報に開示の方法は、絶縁外周部いわゆる
封止体に直流高電圧を接触電極から印加し、その
後、半導体装置の外部電極いわゆる外部接続端子
を基準電位電極に接触させるものである。しかし
ながら、かかる方法によれば、接触電極と封止体
との接触状態により半導体装置に誘導される電荷
量が不安定となり一定した静電破壊試験が困難と
なる。
本発明の目的は、半導体装置に蓄積された電荷
による静電破壊の有無を測定する試験方法、特に
簡単かつ安定した試験方法を提供することにあ
る。
による静電破壊の有無を測定する試験方法、特に
簡単かつ安定した試験方法を提供することにあ
る。
本願において開示される発明の概要いを簡単に
説明すれば、下記のとおりである。
説明すれば、下記のとおりである。
すなわち、所定の電圧を半導体装置の外部接続
端子に供給し、ストレイキヤパシテイに充電す
る。その後、ストレイキヤパシテイに充電された
電荷を放電し、この放電時における破壊の有無を
測定する試験方法である。
端子に供給し、ストレイキヤパシテイに充電す
る。その後、ストレイキヤパシテイに充電された
電荷を放電し、この放電時における破壊の有無を
測定する試験方法である。
実施例 １
以下、第１図を参照して、本発明を適用した静
電破壊試験方法の一実施例を述べる。なお、以下
に述べる実施例において、半導体装置としては、
半導体集積回路（以下においてICという）が用
いられている。このICは、第１図から明らかな
ようにパツケージ本体（封止体）とその本体から
導出する複数の外部接続端子から成るものであ
り、周知構造のものである。
電破壊試験方法の一実施例を述べる。なお、以下
に述べる実施例において、半導体装置としては、
半導体集積回路（以下においてICという）が用
いられている。このICは、第１図から明らかな
ようにパツケージ本体（封止体）とその本体から
導出する複数の外部接続端子から成るものであ
り、周知構造のものである。
試験電圧V1は、例えばDC1000V程度の電圧で
ある。抵抗R1は、例えば100MΩ程度の抵抗値で
あり、これは可変抵抗であつてもよい。100MΩ
もの高抵抗を使用する理由は、急速充電により
IC1内部の電位分布が不明確な状態で破壊しない
ようにするためである。スイツチSW1は、ICの
ストレイキヤパシテイ（図示せず）に対する充電
と、充電された電荷の放電を行うためのスイツチ
である。
ある。抵抗R1は、例えば100MΩ程度の抵抗値で
あり、これは可変抵抗であつてもよい。100MΩ
もの高抵抗を使用する理由は、急速充電により
IC1内部の電位分布が不明確な状態で破壊しない
ようにするためである。スイツチSW1は、ICの
ストレイキヤパシテイ（図示せず）に対する充電
と、充電された電荷の放電を行うためのスイツチ
である。
静電破壊試験を行う際は、スイツチSW1を固定
接点ａに切換える。IC1の外部接続端子に、抵抗
R1を介して試験電圧V1が供給される。この結果、
IC1内の浮遊容量（ストレイキヤパシテイ）に電
荷が充電される。なお、上記ストレイキヤパシテ
イをC1とすると、等価的には第１図の如く図示
することができる。
接点ａに切換える。IC1の外部接続端子に、抵抗
R1を介して試験電圧V1が供給される。この結果、
IC1内の浮遊容量（ストレイキヤパシテイ）に電
荷が充電される。なお、上記ストレイキヤパシテ
イをC1とすると、等価的には第１図の如く図示
することができる。
次に、スイツチSW1を固定接点ｂに切換える。
ストレイキヤパシテイC1に充電されていた電荷
が、スイツチSW1を介してアースラインへ放電さ
れる。その後、IC1が破壊されているか否かを検
査する。
ストレイキヤパシテイC1に充電されていた電荷
が、スイツチSW1を介してアースラインへ放電さ
れる。その後、IC1が破壊されているか否かを検
査する。
上記静電破壊試験は、IC1の各外部接続端子に
つき個別に行つてよく、或いは同時に行つてもよ
い。特に各外部接続端子につき個別に行なう場合
は、各外部接続端子に対して、どこくらいの試験
電圧（帯電電圧）で破壊するかを高精度に試験す
ることができる。そして、放電破壊試験を行つた
後、測定装置により特性測定を行ない、IC1の静
電破壊に対する耐性を評価する。
つき個別に行つてよく、或いは同時に行つてもよ
い。特に各外部接続端子につき個別に行なう場合
は、各外部接続端子に対して、どこくらいの試験
電圧（帯電電圧）で破壊するかを高精度に試験す
ることができる。そして、放電破壊試験を行つた
後、測定装置により特性測定を行ない、IC1の静
電破壊に対する耐性を評価する。
実施例 ２
次に、第２図を参照して本発明の第２の実施例
を述べる。なお、上記第１の実施例と同一部分に
は同一の符号を付し、その説明を省略する。
を述べる。なお、上記第１の実施例と同一部分に
は同一の符号を付し、その説明を省略する。
IC1は測定台１上に載置され、IC1と測定台１と
の間には１〜2PFD程度のストレイキヤパシテイ
C2が介在している。上記測定台１は、導体で構
成されたものである。この結果、IC1内のストレ
イキヤパシテイ、更にアースラインとの間のスト
レイキヤパシテイC2がともに安定する。また、
電圧供給側からみた容量値を増大し、実際より強
制した静電破壊試験を行い得る。
の間には１〜2PFD程度のストレイキヤパシテイ
C2が介在している。上記測定台１は、導体で構
成されたものである。この結果、IC1内のストレ
イキヤパシテイ、更にアースラインとの間のスト
レイキヤパシテイC2がともに安定する。また、
電圧供給側からみた容量値を増大し、実際より強
制した静電破壊試験を行い得る。
この結果、試験精度（再現性）の向上を計るこ
とができる。なお、上記測定台１は、導体に限定
されるものではなく、合成樹脂等の誘電体であつ
てもよい。
とができる。なお、上記測定台１は、導体に限定
されるものではなく、合成樹脂等の誘電体であつ
てもよい。
実施例 ３
次に、第３図を参照して本発明の第３の実施例
を述べる。なお、上述した第１及び第２の実施例
と同一部分には同一の符号を付し、その説明を省
略する。
を述べる。なお、上述した第１及び第２の実施例
と同一部分には同一の符号を付し、その説明を省
略する。
IC1内のストレイキヤパシテイC1に充電する際
は、スイツチSW1を固定接点ａに切換える。放電
させる際は、スイツチSW1を固定接点ｂに切換え
るのであるが、充電から放電までの間にIC1に常
に試験電圧V1がかけられている。従つて、スイ
ツチSW1の切換え時間中に、ストレイキヤパシテ
イC1に充電された電荷が、IC1内で放電すること
がない。
は、スイツチSW1を固定接点ａに切換える。放電
させる際は、スイツチSW1を固定接点ｂに切換え
るのであるが、充電から放電までの間にIC1に常
に試験電圧V1がかけられている。従つて、スイ
ツチSW1の切換え時間中に、ストレイキヤパシテ
イC1に充電された電荷が、IC1内で放電すること
がない。
すなわち、本実施例における静電破壊試験方法
によれば試験精度（再現性）が更に向上する。
によれば試験精度（再現性）が更に向上する。
〔効果〕
(1) 半導体装置内に充電された電荷を放電させ、
放電時の静電破壊試験を行うことができるの
で、実際に則した静電破壊試験となり、半導体
装置の試験精度が向上する。
放電時の静電破壊試験を行うことができるの
で、実際に則した静電破壊試験となり、半導体
装置の試験精度が向上する。
(2) 上記(1)により、静電破壊に対する有効な対策
をとることができ、半導体装置の品質向上を計
ることができる。
をとることができ、半導体装置の品質向上を計
ることができる。
(3) 試験方法が簡単であるため、高速試験が可能
になる。すなわち、本発明によれば各実施例の
図から明らかなように、半導体装置の一つの外
部接続端子を通して充放電を行なうものである
ため、測定用接触子はその外部接続端子へ接触
させるだけでよく、極めて簡単に行ない得るこ
とができる。
になる。すなわち、本発明によれば各実施例の
図から明らかなように、半導体装置の一つの外
部接続端子を通して充放電を行なうものである
ため、測定用接触子はその外部接続端子へ接触
させるだけでよく、極めて簡単に行ない得るこ
とができる。
(4) (1)〜(3)により、静電破壊試験の一方法とし
て、確立した試験方法にすることができる。
て、確立した試験方法にすることができる。
以下に、本発明者等によつてなされた発明を実
施例にもとづき具体的に説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を
逸脱しない範囲で種々変形可能であることはいう
までもない。
施例にもとづき具体的に説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を
逸脱しない範囲で種々変形可能であることはいう
までもない。
例えば、スイツチSW1は充電用スイツチと放電
用スイツチとに分離してもよい。また、スイツチ
SW1の固定接点ｂとアースラインとの間に、抵抗
やコンデンサを介在させ、放電時に時定数をもた
せるようにしてもよい。
用スイツチとに分離してもよい。また、スイツチ
SW1の固定接点ｂとアースラインとの間に、抵抗
やコンデンサを介在させ、放電時に時定数をもた
せるようにしてもよい。
更に、第２の実施例で述べた測定台１は、半導
体装置を収納するケース、或いは運搬用のケース
であつてよい。
体装置を収納するケース、或いは運搬用のケース
であつてよい。
以上の説明では、主として本発明者等によつて
なされた発明を、その背景となつた利用分野であ
る半導体装置の静電破壊試験に適用した場合につ
いて説明したが、それに限定されるものではな
い。例えば、配線基板の静電破壊試験に適用する
こともできる。
なされた発明を、その背景となつた利用分野であ
る半導体装置の静電破壊試験に適用した場合につ
いて説明したが、それに限定されるものではな
い。例えば、配線基板の静電破壊試験に適用する
こともできる。
本発明は少なくとも、静電容量に充電された電
荷が放電されたときの、各種影響を測定する際に
用いることができる。
荷が放電されたときの、各種影響を測定する際に
用いることができる。
第１図は本発明の第１の実施例を示す静電破壊
試験を行うための回路図、第２図は本発明の第２
の実施例を示す静電破壊試験を行うための回路
図、第３図は本発明の第３の実施例を示す静電破
壊試験を行うための回路図である。 IC1……被測定半導体装置、V1……試験電圧、
R1……抵抗、SW1……スイツチ、１……測定台、
C1……ストレイキヤパシテイ。
試験を行うための回路図、第２図は本発明の第２
の実施例を示す静電破壊試験を行うための回路
図、第３図は本発明の第３の実施例を示す静電破
壊試験を行うための回路図である。 IC1……被測定半導体装置、V1……試験電圧、
R1……抵抗、SW1……スイツチ、１……測定台、
C1……ストレイキヤパシテイ。
Claims (1)
- 【特許請求の範囲】 １ パツケージ本体と、そのパツケージ本体から
導出する複数の外部接続端子とを具備した半導体
装置に対する静電破壊試験方法であつて、その半
導体装置の外部接続端子の一つに電源と所望抵抗
とが直接接続された電圧供給回路手段を電気的接
続させ、その外部接続端子にその抵抗を介して所
定の試験電圧を供給することによりその外部接続
端子を通して半導体装置に存在する浮遊容量に電
荷を蓄積する段階と、蓄積された電荷をその外部
接続端子を通して放電する段階とを有することを
特徴とする半導体装置の静電破壊試験方法。 ２ 前記複数の所望外部接続端子のそれぞれに対
して個別に前記蓄積する段階と前記放電する段階
とを行なうことを特徴とする特許請求の範囲第１
項記載の半導体装置の静電破壊試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105715A JPS59231458A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の静電破壊試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105715A JPS59231458A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の静電破壊試験方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155227A Division JPH0315773A (ja) | 1990-06-15 | 1990-06-15 | 半導体装置用静電破壊試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231458A JPS59231458A (ja) | 1984-12-26 |
| JPH0480349B2 true JPH0480349B2 (ja) | 1992-12-18 |
Family
ID=14415028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105715A Granted JPS59231458A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の静電破壊試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231458A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073375A (ja) * | 1983-09-30 | 1985-04-25 | Oki Electric Ind Co Ltd | 半導体装置の試験方法 |
| JPS62145170U (ja) * | 1986-03-07 | 1987-09-12 | ||
| JPH0711556B2 (ja) * | 1986-04-11 | 1995-02-08 | 沖電気工業株式会社 | 静電耐圧試験方法及びその装置 |
| US4806857A (en) * | 1986-04-11 | 1989-02-21 | Oki Electric Industry Co., Ltd. | Apparatus for testing semiconductor devices |
| JP2572816B2 (ja) * | 1988-06-10 | 1997-01-16 | 株式会社日立製作所 | 静電破壊試験装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780577A (en) * | 1980-11-06 | 1982-05-20 | Mitsubishi Electric Corp | Testing method of semiconductor |
-
1983
- 1983-06-15 JP JP58105715A patent/JPS59231458A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59231458A (ja) | 1984-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228816B2 (ja) | 回路板試験装置及び回路板試験方法 | |
| US5557195A (en) | Method and apparatus for evaluating electrostatic discharge conditions | |
| US10359461B2 (en) | Integrated circuit protection during high-current ESD testing | |
| US5523699A (en) | Method and apparatus for testing semiconductor device | |
| US6642721B2 (en) | Method of measuring insulation resistance of capacitor and insulation resistance measuring apparatus of the same | |
| KR850002326A (ko) | 반도체 장치의 정전기 파괴 시험방법 및 장치 | |
| US5381105A (en) | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit | |
| JPH08271565A (ja) | 電源装置の接続状態検査方法及びその方法を用いる電源装置 | |
| JPH0480349B2 (ja) | ||
| JP2007333529A (ja) | 絶縁抵抗測定装置、漏洩電流測定装置、絶縁抵抗測定方法および漏洩電流測定方法 | |
| US20180299498A1 (en) | Human body model electrostatic discharge testing system and methods | |
| JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
| US11467204B2 (en) | Testing an integrated capacitor | |
| JPH05668B2 (ja) | ||
| US12203969B2 (en) | Electrostatic withstand voltage test device and electrostatic withstand voltage test method | |
| JP2572816B2 (ja) | 静電破壊試験装置 | |
| JPH0438302Y2 (ja) | ||
| JP3319078B2 (ja) | 半導体素子測定方法 | |
| JPS57189075A (en) | Testing device for semiconductor integrated circuit | |
| JPH057663B2 (ja) | ||
| JPS6034252B2 (ja) | 電子部品のエ−ジング・検査装置 | |
| Given et al. | " Study of the Impact of Non-selected I/O Pins during HBM Test using ZapMaster Mk. 2 | |
| JPH0627190A (ja) | 静電破壊試験装置 | |
| JPS58106470A (ja) | 高抵抗測定装置 | |
| JPS61240170A (ja) | 半導体集積回路の試験方法 |