JPH048072A - 信号伝達回路 - Google Patents
信号伝達回路Info
- Publication number
- JPH048072A JPH048072A JP2111921A JP11192190A JPH048072A JP H048072 A JPH048072 A JP H048072A JP 2111921 A JP2111921 A JP 2111921A JP 11192190 A JP11192190 A JP 11192190A JP H048072 A JPH048072 A JP H048072A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switch
- output
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims description 9
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims 1
- 102100023843 Selenoprotein P Human genes 0.000 claims 1
- 229940119265 sepp Drugs 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、2つの回路ブロック間で信号を伝達させる為
の信号伝達回路に関するもので、特にIC化に適した信
号伝達回路に関する。
の信号伝達回路に関するもので、特にIC化に適した信
号伝達回路に関する。
(ロ)従来の技術
例えば、カメラ一体型VTRでは音声信号処理用ICと
して、5〔v〕の電源電圧を利用するFM音声系の回路
ブロックと、9〔v〕の電源電圧を利用するベースバン
ド音声系の回路ブロックとがある0両回路ブロック間で
は記録モードと再生モードのそれぞれのモードにおいて
信号のやり取りを行なう必要がある。その場合、両回路
ブロックでは、最大のダイナミックレンジを得る目的で
、伝達する信号の直流電圧は、各々電源電圧のにに設定
される。その為、伝達すべき信号の直流電圧が回路ブロ
ック間で異なってしまい信号(交流成分)の伝達路には
直流阻止用のカップリングコンデンサが必要となってい
た。
して、5〔v〕の電源電圧を利用するFM音声系の回路
ブロックと、9〔v〕の電源電圧を利用するベースバン
ド音声系の回路ブロックとがある0両回路ブロック間で
は記録モードと再生モードのそれぞれのモードにおいて
信号のやり取りを行なう必要がある。その場合、両回路
ブロックでは、最大のダイナミックレンジを得る目的で
、伝達する信号の直流電圧は、各々電源電圧のにに設定
される。その為、伝達すべき信号の直流電圧が回路ブロ
ック間で異なってしまい信号(交流成分)の伝達路には
直流阻止用のカップリングコンデンサが必要となってい
た。
(ハ)発明が解決しようとする課題
ところが、その様な回路ブロックをIC化する場合、カ
ップリングコンデンサは大容量である為、IC内に収容
出来ず、ICの外付けとなってしまった。そうすると、
ICのビン数が2ピン余分に必要となるという問題があ
った。
ップリングコンデンサは大容量である為、IC内に収容
出来ず、ICの外付けとなってしまった。そうすると、
ICのビン数が2ピン余分に必要となるという問題があ
った。
又、カップリングコンデンサは、一種のフィルタを構成
するので、通過する信号に位相変動などが生じ、信号に
悪影響を与えるという問題があった。
するので、通過する信号に位相変動などが生じ、信号に
悪影響を与えるという問題があった。
(ニ)課題を解決するための手段
本発明は、上述の点に鑑み成されたもので、第1の電源
電圧を有する第1の回路ブロックと第2の電源電圧を有
する第2の回路ブロックとの間で交流信号を伝達する為
の信号伝達回路であって、第1のモードにおいては、前
記第1の回路ブロックの出力信号を、第2のモードにお
いては前記第2の回路ブロックの出力信号をモードに応
じて選択出力する第1のスイッチと、第1のモードで前
記第2の電源電圧に応じた第2基準電圧を、第2のモー
ドで前記第1の電源電圧に応じた第1基準電圧を選択的
に発生する第2のスイッチと、前記第1のスイッチの出
力信号に応じた直流分を含まない交流信号を発生する出
力回路と、該出力回路の出力信号が一端に、前記第2の
スイッチからの基準電圧が他端に印加される負荷抵抗と
、該負荷抵抗の前記一端に発生する信号を第1のモード
時に前記第2の回路ブロックに供給し、第2のモード時
に前記第1の回路ブロックに供給する第3のスイッチと
から成ることを特徴とする。
電圧を有する第1の回路ブロックと第2の電源電圧を有
する第2の回路ブロックとの間で交流信号を伝達する為
の信号伝達回路であって、第1のモードにおいては、前
記第1の回路ブロックの出力信号を、第2のモードにお
いては前記第2の回路ブロックの出力信号をモードに応
じて選択出力する第1のスイッチと、第1のモードで前
記第2の電源電圧に応じた第2基準電圧を、第2のモー
ドで前記第1の電源電圧に応じた第1基準電圧を選択的
に発生する第2のスイッチと、前記第1のスイッチの出
力信号に応じた直流分を含まない交流信号を発生する出
力回路と、該出力回路の出力信号が一端に、前記第2の
スイッチからの基準電圧が他端に印加される負荷抵抗と
、該負荷抵抗の前記一端に発生する信号を第1のモード
時に前記第2の回路ブロックに供給し、第2のモード時
に前記第1の回路ブロックに供給する第3のスイッチと
から成ることを特徴とする。
(*)作用
本発明に依れば、出力回路から負荷抵抗の一端に対して
は交流信号を加え、前記負荷抵抗の他端に対しては、モ
ードに応じて基準電圧を印加している。その為、交流信
号に所望の直流電圧を重畳きせることが出来る。
は交流信号を加え、前記負荷抵抗の他端に対しては、モ
ードに応じて基準電圧を印加している。その為、交流信
号に所望の直流電圧を重畳きせることが出来る。
(へ)実施例
第1図は、本発明の一実施例を示すもので、(1)は端
子(2)から第1の電源電圧Vcc、が印加される第1
の回路ブロック、(3)は端子(4)から第2の電源電
圧V c c tが印加される第2の回路ブロック、(
塁)乃至(7)は記録(REC)モード及び再生(FB
)モードで切換わる第1及び第3スイツチ、(8)は前
記第1スイツチ(5〉の出力信号中の交流成分のみを発
生する出力回路、〈9〉は第2の回路ブロック(3)で
入出力される信号の直流電圧vccn/2と等しい電圧
を有する第1基準電源、(1o)は第1の回路ブロック
(1)で入出力される信号の直流電圧Vcc1/2と等
しい電圧を有する第2基準電源、及び(11)は負荷抵
抗である。
子(2)から第1の電源電圧Vcc、が印加される第1
の回路ブロック、(3)は端子(4)から第2の電源電
圧V c c tが印加される第2の回路ブロック、(
塁)乃至(7)は記録(REC)モード及び再生(FB
)モードで切換わる第1及び第3スイツチ、(8)は前
記第1スイツチ(5〉の出力信号中の交流成分のみを発
生する出力回路、〈9〉は第2の回路ブロック(3)で
入出力される信号の直流電圧vccn/2と等しい電圧
を有する第1基準電源、(1o)は第1の回路ブロック
(1)で入出力される信号の直流電圧Vcc1/2と等
しい電圧を有する第2基準電源、及び(11)は負荷抵
抗である。
第1図における、第1の電源電圧V CCIと第2の電
源電圧V c c *とは値が異なっており、各々最大
のダイナミックレンジを得る目的で信号の直流電圧は、
電源電圧のにとなっている。
源電圧V c c *とは値が異なっており、各々最大
のダイナミックレンジを得る目的で信号の直流電圧は、
電源電圧のにとなっている。
第1図において、記録モードでは、第1の回路ブロック
(1)から第2の回路ブロック(3)に信号を伝達きせ
る必要があり、逆に再生モードでは、第2の回路ブロッ
ク(3)から第1の回路ブロック(1)に信号を伝達さ
せる必要がある。
(1)から第2の回路ブロック(3)に信号を伝達きせ
る必要があり、逆に再生モードでは、第2の回路ブロッ
ク(3)から第1の回路ブロック(1)に信号を伝達さ
せる必要がある。
記録モードでは、第1乃至第3スイツチ(5)乃至(7
)が図示の状態となり、第1の回路ブロック(1)内の
端子(12)からの信号が第1スイツチ(5)を介して
出力回路(8)に加わる。前記出力回路(8)は、入力
信号の直流成分を除去し、交流会のみを、その出力端即
ち負荷抵抗(11)の一端に加える。前記負荷抵抗(1
1)の他端には第1基準電源(9)から基準電圧Vee
t/2が印加されるので、直流分が電圧V。cffi/
2に変換された信号が第3スイツチ(7)を介して第2
の回路ブロック(3)に印加される。
)が図示の状態となり、第1の回路ブロック(1)内の
端子(12)からの信号が第1スイツチ(5)を介して
出力回路(8)に加わる。前記出力回路(8)は、入力
信号の直流成分を除去し、交流会のみを、その出力端即
ち負荷抵抗(11)の一端に加える。前記負荷抵抗(1
1)の他端には第1基準電源(9)から基準電圧Vee
t/2が印加されるので、直流分が電圧V。cffi/
2に変換された信号が第3スイツチ(7)を介して第2
の回路ブロック(3)に印加される。
従って、カップリングコンデンサを通過せずに直流成分
の異なる交流信号を回路ブロック間で伝達することが出
来る。
の異なる交流信号を回路ブロック間で伝達することが出
来る。
又、再生モードでは第1乃至第3スイツチ(5〉乃至(
7)を図示と逆の状態にする。すると、第2の回路ブロ
ック(3)内の端子(13)からの信号が、第1スイツ
チ東)、出力回路(8)、負荷抵抗(11)、及び第3
スイツチ(7)を介して第1の回路ブロック(1)に伝
達される。この際、負荷抵抗(11)には第2基準電源
(10)からの基準電圧V cc+72が印加されてい
るので、この場合にも交流信号の伝達が行なえる。
7)を図示と逆の状態にする。すると、第2の回路ブロ
ック(3)内の端子(13)からの信号が、第1スイツ
チ東)、出力回路(8)、負荷抵抗(11)、及び第3
スイツチ(7)を介して第1の回路ブロック(1)に伝
達される。この際、負荷抵抗(11)には第2基準電源
(10)からの基準電圧V cc+72が印加されてい
るので、この場合にも交流信号の伝達が行なえる。
次に第1図の出力回路(8)について第2図にその具体
回路例を示して説明する。第2図において、第1図と同
一の回路素子については同一の符号を付す。第1図の初
期状態と同じく、記録モードで第1の回路ブロック(1
)から第2の回路ブロック(3)へ信号を伝達させる場
合、第1図の第2スイツチ(6)に相当するスイッチ(
14)及び(15〉を図示の状態とする。
回路例を示して説明する。第2図において、第1図と同
一の回路素子については同一の符号を付す。第1図の初
期状態と同じく、記録モードで第1の回路ブロック(1
)から第2の回路ブロック(3)へ信号を伝達させる場
合、第1図の第2スイツチ(6)に相当するスイッチ(
14)及び(15〉を図示の状態とする。
第1スイツチ(5)からの直流電圧(Vcc、/2 )
に重畳された信号は、トランジスタ(16)のベースに
印加されると共に、抵抗(17)及びコンデンサ(18
〉から成る積分回路(19〉を介してトランジスタ(2
0)のベースに印加される。前記積分回路(19)は、
入力信号の交流成分を除去すると共に、トランジスタ(
16)及び(20)は差動増幅器(21)を構成するの
で、トランジスタ(16)及び(20)のコレクタには
差動増幅器(21)自身で定まる直流成分に重畳された
交流成分のみが発生する。前記トランジスタ(16)及
び(20)の互いに逆相のコレクタ出力信号は、トラン
ジスタ(21)、トランジスタ<22)を介して第1電
流ミラー回路(23〉、第2を流ミラー回路(都)に各
々供給される。前記第1電流ミラー回路(翻)の出力電
流は、第3電流ミラー回路(翻)で更に反転される。第
2電流ミラー回路(24)のトランジスタ(26)と第
3を流ミラー回路(25)のトランジスタ(27)とは
互いにコレクタが接続されており、それぞれ流れる直流
電流は等しい、つまり、第2及び第3電流ミラー回路(
24)及び(25)は、5EPP(シングル・エンドブ
シュプル)回路を構成し、その共通コレクタには直流分
を含まない交流成分のみを発生する。
に重畳された信号は、トランジスタ(16)のベースに
印加されると共に、抵抗(17)及びコンデンサ(18
〉から成る積分回路(19〉を介してトランジスタ(2
0)のベースに印加される。前記積分回路(19)は、
入力信号の交流成分を除去すると共に、トランジスタ(
16)及び(20)は差動増幅器(21)を構成するの
で、トランジスタ(16)及び(20)のコレクタには
差動増幅器(21)自身で定まる直流成分に重畳された
交流成分のみが発生する。前記トランジスタ(16)及
び(20)の互いに逆相のコレクタ出力信号は、トラン
ジスタ(21)、トランジスタ<22)を介して第1電
流ミラー回路(23〉、第2を流ミラー回路(都)に各
々供給される。前記第1電流ミラー回路(翻)の出力電
流は、第3電流ミラー回路(翻)で更に反転される。第
2電流ミラー回路(24)のトランジスタ(26)と第
3を流ミラー回路(25)のトランジスタ(27)とは
互いにコレクタが接続されており、それぞれ流れる直流
電流は等しい、つまり、第2及び第3電流ミラー回路(
24)及び(25)は、5EPP(シングル・エンドブ
シュプル)回路を構成し、その共通コレクタには直流分
を含まない交流成分のみを発生する。
一方、スイッチ(15)が閉じ、スイッチ(14)が開
く事によって、差動増幅器(28)が動作し、第1基準
電源(9)からの直流電圧(Vec*/2 )が負荷抵
抗(11〉に加わっている。その為、前記直流電圧に重
畳された第1の回路ブロック(1)からの信号が第3ス
イツチ(7)に供給される。
く事によって、差動増幅器(28)が動作し、第1基準
電源(9)からの直流電圧(Vec*/2 )が負荷抵
抗(11〉に加わっている。その為、前記直流電圧に重
畳された第1の回路ブロック(1)からの信号が第3ス
イツチ(7)に供給される。
次に第2図の回路を再生モードにするには、第1及び第
3スイツチ(塁)及び(7)を図示と逆の状態に切換え
ると共にスイッチ(14)を閉じ、スイッチ(15)を
開けば良い。そうすることによって、負荷抵抗(11)
の一端には第2の回路ブロック(3)からの交流成分が
加わり、その他端には第2基準寛源(10)からの直流
電圧(Vcc+/2 )が加わる。その為、前記直流電
圧に重畳された第2の回路ブロック(3)からの信号が
第3スイツチ(7)に供給される。
3スイツチ(塁)及び(7)を図示と逆の状態に切換え
ると共にスイッチ(14)を閉じ、スイッチ(15)を
開けば良い。そうすることによって、負荷抵抗(11)
の一端には第2の回路ブロック(3)からの交流成分が
加わり、その他端には第2基準寛源(10)からの直流
電圧(Vcc+/2 )が加わる。その為、前記直流電
圧に重畳された第2の回路ブロック(3)からの信号が
第3スイツチ(7)に供給される。
(ト)発明の効果
以上述べた如く、本発明に依れば異なるt源電圧を有す
る回路ブロック間で自由に信号の伝達を行なわせること
の出来る信号伝達回路を提供することが出来る。又、本
発明に依れば、伝達用のカップリングコンデンサが不要
であるので信号の劣化が生じないと共にIC化に好適で
ある。
る回路ブロック間で自由に信号の伝達を行なわせること
の出来る信号伝達回路を提供することが出来る。又、本
発明に依れば、伝達用のカップリングコンデンサが不要
であるので信号の劣化が生じないと共にIC化に好適で
ある。
第1図は、本発明の一実施例を示す回路図、及び第2図
は第1図の具体回路例を示す回路図である。 (1〉・・・第1の回路ブロック、 (3)・・・第2
の回路ブロック、 (5)・・・第1スイツチ、(6)
・・・第2スイツチ、(2)・・・第3スイツチ、 (
8)・・・出力回路、 (11)・・・負荷抵抗。
は第1図の具体回路例を示す回路図である。 (1〉・・・第1の回路ブロック、 (3)・・・第2
の回路ブロック、 (5)・・・第1スイツチ、(6)
・・・第2スイツチ、(2)・・・第3スイツチ、 (
8)・・・出力回路、 (11)・・・負荷抵抗。
Claims (2)
- (1)第1の電源電圧を有する第1の回路ブロックと第
2の電源電圧を有する第2の回路ブロックとの間で交流
信号を伝達する為の信号伝達回路であって、 第1のモードにおいては、前記第1の回路ブロックの出
力信号を、第2のモードにおいては前記第2の回路ブロ
ックの出力信号をモードに応じて選択出力する第1のス
イッチと、第1のモードで前記第2の電源電圧に応じた
第2基準電圧を、第2のモードで前記第1の電源電圧に
応じた第1基準電圧を選択的に発生する第2のスイッチ
と、 前記第1のスイッチの出力信号に応じた直流分を含まな
い交流信号を発生する出力回路と、該出力回路の出力信
号が一端に、前記第2のスイッチからの基準電圧が他端
に印加される負荷抵抗と、 該負荷抵抗の前記一端に発生する信号を第1のモード時
に前記第2の回路ブロックに供給し、第2のモード時に
前記第1の回路ブロックに供給する第3のスイッチと、 から成ることを特徴とする信号伝達回路。 - (2)前記出力回路は、 前記第1のスイッチの出力信号と該出力信号を積分回路
で積分した信号とが印加される差動増幅器と、 該差動増幅器の互いに逆相の2つの出力信号が印加され
るSEPP回路と、 から成ることを特徴とする請求項第1項記載の信号伝達
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111921A JPH0821196B2 (ja) | 1990-04-26 | 1990-04-26 | 信号伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111921A JPH0821196B2 (ja) | 1990-04-26 | 1990-04-26 | 信号伝達回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH048072A true JPH048072A (ja) | 1992-01-13 |
| JPH0821196B2 JPH0821196B2 (ja) | 1996-03-04 |
Family
ID=14573457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111921A Expired - Fee Related JPH0821196B2 (ja) | 1990-04-26 | 1990-04-26 | 信号伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821196B2 (ja) |
-
1990
- 1990-04-26 JP JP2111921A patent/JPH0821196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821196B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH048072A (ja) | 信号伝達回路 | |
| JPH0685561A (ja) | 高速低パワーdcオフセット回路 | |
| EP0388919B1 (en) | Matrix circuit of FM stereo multiplex demodulation circuit | |
| US4799026A (en) | Multifunction amplifier | |
| JPS58200624A (ja) | 切換え可能な遅延回路 | |
| JPH03142752A (ja) | 帰還型エンファシス回路 | |
| JPS607280A (ja) | 信号処理装置 | |
| JP3370772B2 (ja) | 周波数変換回路 | |
| JP2761806B2 (ja) | 信号処理装置 | |
| JPH0427258Y2 (ja) | ||
| JPS6175616A (ja) | 動作切換え回路 | |
| JPS607279A (ja) | エンファシス装置 | |
| JPH01219674A (ja) | ピーク検波回路 | |
| JPS61140206A (ja) | クオドラチユア検波回路 | |
| JPH0974317A (ja) | ミキサ回路 | |
| JPS63172507A (ja) | バツフア回路 | |
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JPS6285506A (ja) | トランジスタ回路 | |
| JPH04143875A (ja) | 集積回路における加減算回路及びfmステレオ用変復調回路 | |
| JPS63172508A (ja) | バツフア回路 | |
| JPS61251301A (ja) | 信号処理装置 | |
| JPS5963893A (ja) | 変調回路 | |
| JPH0158897B2 (ja) | ||
| JPH01157179A (ja) | 映像磁気記録再生装置 | |
| JPS62272606A (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |