JPH0481014A - 時定数回路 - Google Patents
時定数回路Info
- Publication number
- JPH0481014A JPH0481014A JP19204890A JP19204890A JPH0481014A JP H0481014 A JPH0481014 A JP H0481014A JP 19204890 A JP19204890 A JP 19204890A JP 19204890 A JP19204890 A JP 19204890A JP H0481014 A JPH0481014 A JP H0481014A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- amplifier
- circuit
- capacitive element
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
簡易て大きな値の時定数回路か得られる回路に関し、
抵抗素子・容量素子自体を格別大きくすることなく、回
路構成によって等測的に大きな値の得られる時定数回路
を提供することを目的とし、第１の入力端子と一端を接
続した抵抗素子の他端を容量素子の一方端と接続し、容
量素子の他方端を＠２の入力端子に接続し、且つ前記容
量素子の一方端を出力端子とする時定数回路において、
容量素子の一方端を信号極性反転増幅器の入力端子に接
続し、容量素子の他方端を前記増幅器の出力端子と接続
することで構成する。
路構成によって等測的に大きな値の得られる時定数回路
を提供することを目的とし、第１の入力端子と一端を接
続した抵抗素子の他端を容量素子の一方端と接続し、容
量素子の他方端を＠２の入力端子に接続し、且つ前記容
量素子の一方端を出力端子とする時定数回路において、
容量素子の一方端を信号極性反転増幅器の入力端子に接
続し、容量素子の他方端を前記増幅器の出力端子と接続
することで構成する。
本発明は簡易で大きな値の時定数回路が得られる回路に
関する。
関する。
従来、信号微分回路・積分回路などで使用する時定数回
路は抵抗・容量の積値で定まる「時定数」が特性を定め
ている。積分回路として使用する場合なと、大きな値の
時定数を必要とするとき、抵抗素子・容量素”子をそれ
ぞれ極度に大きくする必要かあった。スペースの都合上
、その目的か充分に達成てきない場内など、回路構成に
よって等価的に大きな値の時定数を得る技術を開発する
ことか要望された。
路は抵抗・容量の積値で定まる「時定数」が特性を定め
ている。積分回路として使用する場合なと、大きな値の
時定数を必要とするとき、抵抗素子・容量素”子をそれ
ぞれ極度に大きくする必要かあった。スペースの都合上
、その目的か充分に達成てきない場内など、回路構成に
よって等価的に大きな値の時定数を得る技術を開発する
ことか要望された。
第４図は従来の時定数回路を示す図である。第４図にお
いて、■は信号入力端子、２は信号出力端子、３は接地
端子、４は抵抗素子、５は容量素子を示す。
いて、■は信号入力端子、２は信号出力端子、３は接地
端子、４は抵抗素子、５は容量素子を示す。
抵抗素子４の抵抗値をＲ１容量素子５の容量値をＣとし
、出力端子２と接地端子３との間に発生する出力信号ｖ
、＝ｖ、（１−ｅτ ）で示されることは周知である。
、出力端子２と接地端子３との間に発生する出力信号ｖ
、＝ｖ、（１−ｅτ ）で示されることは周知である。
ここてτ＝Ｃ−Ｒてあって、この値を時定数という。前
式により１＝０のときＶ。＝０であることがか判る。ま
た一定のｖＩか印加された後の時間経過ｔに従い、指数
関数により上昇する変化状況を求めるこが出来る。その
ためこの時定数回路は微分回路、積分回路など信号波形
変換回路に多用されている。
式により１＝０のときＶ。＝０であることがか判る。ま
た一定のｖＩか印加された後の時間経過ｔに従い、指数
関数により上昇する変化状況を求めるこが出来る。その
ためこの時定数回路は微分回路、積分回路など信号波形
変換回路に多用されている。
第４図の回路を例えば積分回路として使用するときなと
、τの値を極めて太き・：する必要のあるとき、ＣとＲ
の値を各別に、或いは両者共に大きくする必要かある。
、τの値を極めて太き・：する必要のあるとき、ＣとＲ
の値を各別に、或いは両者共に大きくする必要かある。
そのとき半導体集積回路の基板上に時定数回路を構成し
ていたときなと、素子のサイズを無闇に大きくすること
か出来ず、上限値か定まってしまう欠点かあった。また
半導体素子の製造技術上、ＣとＲの値にばらつきか大き
く、ばらついた値について両者間に相関関係かないため
、正確な値の時定数回路を設計製作することか極めて困
難であった。
ていたときなと、素子のサイズを無闇に大きくすること
か出来ず、上限値か定まってしまう欠点かあった。また
半導体素子の製造技術上、ＣとＲの値にばらつきか大き
く、ばらついた値について両者間に相関関係かないため
、正確な値の時定数回路を設計製作することか極めて困
難であった。
本発明の目的は前述の欠点を改善し、抵抗素子・容量素
子自体を格別大きくすることなく、回路構成によって等
価的に大きな値の得られる時定数回路を提供することに
ある。
子自体を格別大きくすることなく、回路構成によって等
価的に大きな値の得られる時定数回路を提供することに
ある。
第１図は本発明の原理構成を示す図である。第１図にお
いて、１−１は第１の入力端子、１２は第２の入力端子
、２は出力端子、３は接地端子、４は抵抗素子、６は本
発明による時定数回路の容量を全体的に示すもの、７は
回路６における容量素子、８は回路６の信号極性反転増
幅器を示す。
いて、１−１は第１の入力端子、１２は第２の入力端子
、２は出力端子、３は接地端子、４は抵抗素子、６は本
発明による時定数回路の容量を全体的に示すもの、７は
回路６における容量素子、８は回路６の信号極性反転増
幅器を示す。
第１の入力端子１−１と一端を接続した抵抗素′Ｆ４の
他端を容量素子７の一方端と接続し、容量素子７の他方
端を第２の入力端子１〜２に接続し、且つ前記容量素子
の一方端を信号出力端子２とする時定数回路において、
本発明は下記の構成としている。即ち、□″容量素子７
の一方端を信号極性反転増幅器８の入力端子に接続し、
容量素子７の他方端を前記、増幅器８の出力端子と接続
することで構成する。
他端を容量素子７の一方端と接続し、容量素子７の他方
端を第２の入力端子１〜２に接続し、且つ前記容量素子
の一方端を信号出力端子２とする時定数回路において、
本発明は下記の構成としている。即ち、□″容量素子７
の一方端を信号極性反転増幅器８の入力端子に接続し、
容量素子７の他方端を前記、増幅器８の出力端子と接続
することで構成する。
せ回路によって置換するたとが出来る。 ′〔作用
〕 第１図の回路において、抵抗素子４の出力側で増幅器８
の入力端子における電位の変化と、増幅器８の出力端子
における電位の変化は、丁度逆の関係と・Ｇ）の本のと
等しいこととなる。したがって抵抗素子４の抵抗値をＲ
とするとき、この回路の時定数は（Ｒ−Ｃ−Ｇ）となる
。そのため基板などの上で増幅器８を構成する領域か、
大きな容量（Ｃ−Ｇ）を形成する領域より小さければ、
基板上の面積を節約できる。
〕 第１図の回路において、抵抗素子４の出力側で増幅器８
の入力端子における電位の変化と、増幅器８の出力端子
における電位の変化は、丁度逆の関係と・Ｇ）の本のと
等しいこととなる。したがって抵抗素子４の抵抗値をＲ
とするとき、この回路の時定数は（Ｒ−Ｃ−Ｇ）となる
。そのため基板などの上で増幅器８を構成する領域か、
大きな容量（Ｃ−Ｇ）を形成する領域より小さければ、
基板上の面積を節約できる。
次に第２図に示すように抵抗素子４を開閉器４Ｉと容量
素子（容量値Ｃ′）との組合せ回路とし、開閉器４１の
開閉周波数をｆ’ｃとしたとき、抵抗値は等価的に１／
（Ｃ’ ・ｆｃ）となる。したかってこの回路の時
定数を定める式か（Ｃ−Ｇ） ／ （Ｃ’ｆｃ）となっ
て容量の比のみで表現することが出来る。
素子（容量値Ｃ′）との組合せ回路とし、開閉器４１の
開閉周波数をｆ’ｃとしたとき、抵抗値は等価的に１／
（Ｃ’ ・ｆｃ）となる。したかってこの回路の時
定数を定める式か（Ｃ−Ｇ） ／ （Ｃ’ｆｃ）となっ
て容量の比のみで表現することが出来る。
第３図は本発明の実施例の構成を示す図て菖る。
第３図において、４２は容量素子で容量値はＣＩ、４３
−１．４３−２はトランジスタのような電子スイッチ、
４４はインバータ、４５は繰り返し周波数ｆｃのパルス
発生器、８１．８２は演算増幅器で特に前者は電圧ホロ
ーアとして動作させるもの、８３．８４は抵抗素子で、
素子８４の値をｒとするとき素子８３はＧ−ｒの値とし
たもの（ここてＧは増幅器８２の利得を表す）、電子ス
イッチ４３−１．４３−２はパルス発生器４５の出力に
よって交互にオン・オフされるから、容量素子４２との
組合せによって等測的に抵抗素子として動作する。第３
図に示すように構成したとき、抵抗素子として動作する
部分の抵抗値ＲはＲ＝ｌ／（Ｃ１・ｆｃ） 容量素子として動作する部分の容量値ＣはＣ＝０２ ・
Ｇ （ここで０２は容量素子７の値を表す）このとき時定数
τは τ＝Ｃ−Ｒ°＝（Ｃ２・ Ｇ）／（Ｃ１・ｆｃ）比で表
すことか出来る。
−１．４３−２はトランジスタのような電子スイッチ、
４４はインバータ、４５は繰り返し周波数ｆｃのパルス
発生器、８１．８２は演算増幅器で特に前者は電圧ホロ
ーアとして動作させるもの、８３．８４は抵抗素子で、
素子８４の値をｒとするとき素子８３はＧ−ｒの値とし
たもの（ここてＧは増幅器８２の利得を表す）、電子ス
イッチ４３−１．４３−２はパルス発生器４５の出力に
よって交互にオン・オフされるから、容量素子４２との
組合せによって等測的に抵抗素子として動作する。第３
図に示すように構成したとき、抵抗素子として動作する
部分の抵抗値ＲはＲ＝ｌ／（Ｃ１・ｆｃ） 容量素子として動作する部分の容量値ＣはＣ＝０２ ・
Ｇ （ここで０２は容量素子７の値を表す）このとき時定数
τは τ＝Ｃ−Ｒ°＝（Ｃ２・ Ｇ）／（Ｃ１・ｆｃ）比で表
すことか出来る。
そしてＣ，、Ｃ２か定まった後は、ｆｃを変えることに
よってτの値を制御できるから、時定数の調整に際して
有効である。
よってτの値を制御できるから、時定数の調整に際して
有効である。
このようにして本発明によると、時定数が回路を構成す
る容量素子の比で定められるため、精度高い値を得るこ
とか出来る。また時定数の値を変更するとき、容量素子
との接続を開閉する開閉器の開閉周波数を変更すること
て容易に出来る。更にこのような時定数回路を半導体製
造技術により基板上にまとめて構成するときは、大きな
値の時定数を得るとき従来の回路と比較してレイアウト
面積か極めて小さくて済むという効果を有し、且つ容量
素子製造技術においてばらつきか生じても、ばらつきの
傾向か等しいため、正確な時定数値を簡易に設計する二
とか出来る。
る容量素子の比で定められるため、精度高い値を得るこ
とか出来る。また時定数の値を変更するとき、容量素子
との接続を開閉する開閉器の開閉周波数を変更すること
て容易に出来る。更にこのような時定数回路を半導体製
造技術により基板上にまとめて構成するときは、大きな
値の時定数を得るとき従来の回路と比較してレイアウト
面積か極めて小さくて済むという効果を有し、且つ容量
素子製造技術においてばらつきか生じても、ばらつきの
傾向か等しいため、正確な時定数値を簡易に設計する二
とか出来る。
第１図は本発明の原理構成を示す図、
第２図は本発明の他の構成を示す図、
第３図は本発明の実施例の構成を示す図、第４図は従来
の時定数回路を示す図である。 １−イ言号入力端子 ２−信号出力端子 ３−・・接地端子 ・抵抗素子 時定数回路の容量を全体的に示すもの 容量素子 信号極性反転増幅器 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 第１図 第２図
の時定数回路を示す図である。 １−イ言号入力端子 ２−信号出力端子 ３−・・接地端子 ・抵抗素子 時定数回路の容量を全体的に示すもの 容量素子 信号極性反転増幅器 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、第１の入力端子（１−１）と一端を接続した抵抗素
子（４）の他端を容量素子（７）の一方端と接続し、容
量素子（７）の他方端を第２の入力端子（１−２）に接
続し、且つ前記容量素子（７）の一方端を出力端子（２
）とする時定数回路において、 容量素子（７）の一方端を信号極性反転増幅器（８）の
入力端子に接続し、容量素子（７）の他方端を前記増幅
器（８）の出力端子と接続すること を特徴とする時定数回路。 ２、請求項第１項記載の時定数回路における抵抗素子を
、他の容量素子と切換端子を接続した開閉器で構成する
ことを特徴とする時定数回路。 ３、請求項第２項記載の時定数回路における開閉器を、
周期の可変できる信号により開閉することを特徴とする
時定数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19204890A JPH0481014A (ja) | 1990-07-20 | 1990-07-20 | 時定数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19204890A JPH0481014A (ja) | 1990-07-20 | 1990-07-20 | 時定数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481014A true JPH0481014A (ja) | 1992-03-13 |
Family
ID=16284748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19204890A Pending JPH0481014A (ja) | 1990-07-20 | 1990-07-20 | 時定数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06257226A (ja) * | 1993-03-09 | 1994-09-13 | Kajima Corp | 角形鋼管柱或いは角形鋼管コンクリート柱と梁の仕口構造 |
| JP2006145322A (ja) * | 2004-11-18 | 2006-06-08 | Ricoh Elemex Corp | プリント基板及びガスメータ |
-
1990
- 1990-07-20 JP JP19204890A patent/JPH0481014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06257226A (ja) * | 1993-03-09 | 1994-09-13 | Kajima Corp | 角形鋼管柱或いは角形鋼管コンクリート柱と梁の仕口構造 |
| JP2006145322A (ja) * | 2004-11-18 | 2006-06-08 | Ricoh Elemex Corp | プリント基板及びガスメータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1981001779A1 (en) | Switched-capacitor elliptic filter | |
| JPH0481014A (ja) | 時定数回路 | |
| JPS58131811A (ja) | 電気素子シュミレータを有する積分器／フィルタ回路 | |
| CA1162995A (en) | Switched capacitor bilinear resistors | |
| JPS5872271A (ja) | 対称形積分器 | |
| Choubey et al. | CCII based multifunction inverse filter | |
| JPH01258188A (ja) | 加算器 | |
| JPS59163903A (ja) | 線形増幅装置 | |
| JPH0257730B2 (ja) | ||
| JPS602665Y2 (ja) | 能動２端子インピーダンス回路 | |
| JPS60136404A (ja) | 増幅回路 | |
| JPS5951609A (ja) | 集積回路装置 | |
| JPH0429247B2 (ja) | ||
| JPS62291214A (ja) | スイツチドキヤパシタフイルタ | |
| JPS6343411A (ja) | 移相装置 | |
| JPS6132617A (ja) | 半導体回路装置 | |
| JPH04111520A (ja) | ヒステリシス回路 | |
| JPS6132609A (ja) | スイツチトキヤパシタ増幅器 | |
| JPS61120513A (ja) | バイクワツド型定電流アクテイブフイルタ | |
| JPS62180605A (ja) | スイツチドキヤパシタ−回路用クロツクドライバ− | |
| JPS628967B2 (ja) | ||
| JPS6312402B2 (ja) | ||
| JPH01300710A (ja) | 逓倍回路 | |
| JPS6053482B2 (ja) | 可変等化器 | |
| JPS5951175B2 (ja) | パルス数積分回路 |