JPH0488647A - 検査基板と回路基板検査方法並びに回路基板検査装置 - Google Patents
検査基板と回路基板検査方法並びに回路基板検査装置Info
- Publication number
- JPH0488647A JPH0488647A JP2203271A JP20327190A JPH0488647A JP H0488647 A JPH0488647 A JP H0488647A JP 2203271 A JP2203271 A JP 2203271A JP 20327190 A JP20327190 A JP 20327190A JP H0488647 A JPH0488647 A JP H0488647A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- probe
- terminals
- inspection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体ウェファ−や多層Ｉ＆板等の回路基板を
検査する方法、検査基板並びに回路基板検査装置に関係
する。
検査する方法、検査基板並びに回路基板検査装置に関係
する。
従来の技術
従来の回路基板の検査方法は、複数個の接触針（プロー
ブ）を−枚の板上に並べたもの（プローブカード）を被
検査回路基板に押し当て、プローブを被測定ランド（被
検査回路基板上のパターン状の導体、ランド等）に接触
させ、このプローブに信号を送ったりあるいは受けたり
して、被検査回路基板が正常にできているかどうかを検
査した。
ブ）を−枚の板上に並べたもの（プローブカード）を被
検査回路基板に押し当て、プローブを被測定ランド（被
検査回路基板上のパターン状の導体、ランド等）に接触
させ、このプローブに信号を送ったりあるいは受けたり
して、被検査回路基板が正常にできているかどうかを検
査した。
発明が解決しようとする課題
ところが、最近は機器の小型化が進み止どまるところを
知らない。小型化のために、極魔に高密度の実装が行わ
れ、−枚の基板上に１０００を超すランドも珍しくなく
なっている。かつ、ランド間のピンチも詰まってきてお
り、プローブを立てて検査することが不可能にさえなっ
てきた。半導体ウェファ−の場合は現在部分的にプロー
ブを立てているに過ぎない。
知らない。小型化のために、極魔に高密度の実装が行わ
れ、−枚の基板上に１０００を超すランドも珍しくなく
なっている。かつ、ランド間のピンチも詰まってきてお
り、プローブを立てて検査することが不可能にさえなっ
てきた。半導体ウェファ−の場合は現在部分的にプロー
ブを立てているに過ぎない。
ｌＩＢを解決するための手段
本発明はこのような課題を解決するために、出力端子に
電圧を印加したり、接地したりできる複数個の電圧印加
接地回路を保有し、その出力端子をプローブ端子とする
半導体ウェファ−からなる検査基板があり、このプロー
ブ端子を被検査回路基板上の被測定ランドに押圧接触さ
せ、それぞれの電圧印加接地回路を働かせて指定のプロ
ーブ端子に電圧を印加し、他のプローブ端子を順次接地
して行き、流れるｔｉＪｔを測定して、被検査回路基板
を検査するようにしている。
電圧を印加したり、接地したりできる複数個の電圧印加
接地回路を保有し、その出力端子をプローブ端子とする
半導体ウェファ−からなる検査基板があり、このプロー
ブ端子を被検査回路基板上の被測定ランドに押圧接触さ
せ、それぞれの電圧印加接地回路を働かせて指定のプロ
ーブ端子に電圧を印加し、他のプローブ端子を順次接地
して行き、流れるｔｉＪｔを測定して、被検査回路基板
を検査するようにしている。
作用
本発明を用いれば、半導体ウェファ−上の端子（パッド
やバンプ）をプローブとしているために高密度の回路基
板であっても、また、被測定ランドが多くても簡単に検
査できる。
やバンプ）をプローブとしているために高密度の回路基
板であっても、また、被測定ランドが多くても簡単に検
査できる。
実施例
以下、本発明の回路基板検査方法、検査基板回路基板検
査装置の一実施例について図面を参照しながら説明する
。
査装置の一実施例について図面を参照しながら説明する
。
第１図は本発明の回路基板検査方法の原理説明図である
。
。
被検査回路基板１０１上の被測定ランド（ランド等外装
配線）１０６は内装配線１０５により同一表面あるいは
他の面上の他の被測定ランド（ランド等外装配線）に接
続されている。この被検査回路基板の配線状態が望むも
のに出来上がりでいるかどうかを検査する。検査基板１
０２はシリコンやガリウム砒素等の半導体ウェファ−で
あり、第１図では簡略化して措いである。プローブ端子
１０３は被検査回路基板の被測定ランドと同し位置に配
置してあり、圧接することにより、被測定ランドを接触
する。接触のよいプローブ端子には金バンプ等導電性が
良く突起のあるものを形成するのが良い。各プローブ端
子は、半導体ウェファ−上に作った複数個の電圧印加接
地回路１０４の出力端子である。各電圧印加接地回路は
接地端子１０７に入る検査信号（検査するための信号）
により動作する。接続端子１０７は、また外部に送る検
査信号（被検査回路基板から得られる情報）や電源等の
ための接続端子でもある。１０８は検査信号発生装置１
０９と検査基板１０３を結ぶケーブルである。検査信号
発生装置１０９は予め設定したプログラムで電圧印加接
地回路を働かせ、それによって得られる被検査回路基板
からの情報を処理し、被検査回路基板の検査を行う。
配線）１０６は内装配線１０５により同一表面あるいは
他の面上の他の被測定ランド（ランド等外装配線）に接
続されている。この被検査回路基板の配線状態が望むも
のに出来上がりでいるかどうかを検査する。検査基板１
０２はシリコンやガリウム砒素等の半導体ウェファ−で
あり、第１図では簡略化して措いである。プローブ端子
１０３は被検査回路基板の被測定ランドと同し位置に配
置してあり、圧接することにより、被測定ランドを接触
する。接触のよいプローブ端子には金バンプ等導電性が
良く突起のあるものを形成するのが良い。各プローブ端
子は、半導体ウェファ−上に作った複数個の電圧印加接
地回路１０４の出力端子である。各電圧印加接地回路は
接地端子１０７に入る検査信号（検査するための信号）
により動作する。接続端子１０７は、また外部に送る検
査信号（被検査回路基板から得られる情報）や電源等の
ための接続端子でもある。１０８は検査信号発生装置１
０９と検査基板１０３を結ぶケーブルである。検査信号
発生装置１０９は予め設定したプログラムで電圧印加接
地回路を働かせ、それによって得られる被検査回路基板
からの情報を処理し、被検査回路基板の検査を行う。
被検査回路基板１０１を２枚の検査基板１０３で挟み、
位置をあわせて圧接して（圧接機構は措いていない）、
被検査回路基板上の各被測定ランドと検査基板上の各プ
ローブ端子を各各接触させる。検査信号発生装置からの
指令で電圧印加接地回路により、検査基板の一つのプロ
ーブ端子に電圧を発生させ、一方、他のプローブ端子を
順次接地し、流れる電流を測定して行く。この湾定結果
は検査信号発生装置で予め設定された値と比較し、正常
か否かが判断される。すべてのプローブ端子について、
この検査を実行すれば、検査が完了する。
位置をあわせて圧接して（圧接機構は措いていない）、
被検査回路基板上の各被測定ランドと検査基板上の各プ
ローブ端子を各各接触させる。検査信号発生装置からの
指令で電圧印加接地回路により、検査基板の一つのプロ
ーブ端子に電圧を発生させ、一方、他のプローブ端子を
順次接地し、流れる電流を測定して行く。この湾定結果
は検査信号発生装置で予め設定された値と比較し、正常
か否かが判断される。すべてのプローブ端子について、
この検査を実行すれば、検査が完了する。
導通あるいは抵抗値検査は望むプローブ端子間に望む電
流が流れるかどうかを検査すればよい。
流が流れるかどうかを検査すればよい。
また、リーク検査は望むプローブ端子以外のプローブ端
子に流れる電流を検査すればよい。
子に流れる電流を検査すればよい。
被検査回路基板上の被測定ランドと検査基板上のプロー
ブ端子の接触は難しい。被測定プローブ端子の数が多く
なればなるほど難しい。接触を良くするために、異方導
電性のＷｓ（液晶表示パネルの端子引き出しに良く使わ
れる）を検査基板のプローブ端子表面につけると良い。
ブ端子の接触は難しい。被測定プローブ端子の数が多く
なればなるほど難しい。接触を良くするために、異方導
電性のＷｓ（液晶表示パネルの端子引き出しに良く使わ
れる）を検査基板のプローブ端子表面につけると良い。
また、位置をあわせ押圧するための圧接機構は必要であ
る。
る。
被検査回路基板が半導体ウェファ−のように被測定ラン
ドが基板の一方の面にしかない場合でも、何等変わると
ころがない。検査基板が１枚で済むだけである。
ドが基板の一方の面にしかない場合でも、何等変わると
ころがない。検査基板が１枚で済むだけである。
第２図は本発明の検査方法をより具体的に説明する具体
例である。
例である。
被検査回路基板２０２の被測定ランドに検査基板のプロ
ーブ端子を接触させ、電圧印加接地回路２０１の各出カ
ブローブ端子Ｂを図のように接触する。
ーブ端子を接触させ、電圧印加接地回路２０１の各出カ
ブローブ端子Ｂを図のように接触する。
電圧印加接地回路２０１は２つのトランジスタからでき
ていて、信号端子Ｓへの信号に従って端子Ａから出力端
子Ｂに電流を流し出す、また、信号端子りへの信号によ
り出力端子Ｂを接地する。
ていて、信号端子Ｓへの信号に従って端子Ａから出力端
子Ｂに電流を流し出す、また、信号端子りへの信号によ
り出力端子Ｂを接地する。
この図では方法を説明するために省略して描いていて、
信号端子ＡやＤへの信号電圧レベルなど詳細については
考慮していない、単に概念を表しているに過ぎない。
信号端子ＡやＤへの信号電圧レベルなど詳細については
考慮していない、単に概念を表しているに過ぎない。
２０６は検査信号発生装置の一部を示したもので、２０
３は電流値測定用の抵抗である。一端は電源に、他の一
端は全て電圧印加接地回路の端子Ａに接続しである。２
０４はデコーダで接地端子指定コード２０７により、指
定の電圧印加接地回路に接地信号を送り、指定された出
力端子Ｂを接地する。
３は電流値測定用の抵抗である。一端は電源に、他の一
端は全て電圧印加接地回路の端子Ａに接続しである。２
０４はデコーダで接地端子指定コード２０７により、指
定の電圧印加接地回路に接地信号を送り、指定された出
力端子Ｂを接地する。
２０５もデコーダであり、印加端子指定コード２０８に
より、指定の電圧印加接地回路に印加信号を送り、指定
された出力端子Ｂを抵抗２０３を通して電源に接続する
。
より、指定の電圧印加接地回路に印加信号を送り、指定
された出力端子Ｂを抵抗２０３を通して電源に接続する
。
検査方法の一例は、例えば、印加端子指定コード２０８
にて出力端子Ｂ１に電圧を発生させる。
にて出力端子Ｂ１に電圧を発生させる。
次に、接地端子指定コード２０７により、出カブローブ
端子ＢＯからＢ１５まで順次接地して行く。
端子ＢＯからＢ１５まで順次接地して行く。
図のような被検査回路基板の結線の場合は、出カブロー
ブ端子Ｂ１と８３が接地されたときにのみ電流が流され
て、抵抗２０３に電圧降下があり、正常に結線できてい
ることを確認できる。もしそれ以外で電圧降下があれば
、ショートしているのであって、異常を発見できる。こ
のプロセスを全てのプローブ端子に行えば（ＢＯから８
１５まで順次電圧を印加して調べる）、被検査回路基板
が正常に作られているかどうかがわかる。
ブ端子Ｂ１と８３が接地されたときにのみ電流が流され
て、抵抗２０３に電圧降下があり、正常に結線できてい
ることを確認できる。もしそれ以外で電圧降下があれば
、ショートしているのであって、異常を発見できる。こ
のプロセスを全てのプローブ端子に行えば（ＢＯから８
１５まで順次電圧を印加して調べる）、被検査回路基板
が正常に作られているかどうかがわかる。
この検査方法では単なる導通検査だけではなく、電圧降
下の大きさで抵抗値もはかれる。また、容量やインダク
タンスも計れる。また、プローブ端子間や浮遊容量やイ
ンダクタンス７ リークなども検査できる０図において
電圧印加接地回路が余っているが、検査には差し支えの
ないものである。
下の大きさで抵抗値もはかれる。また、容量やインダク
タンスも計れる。また、プローブ端子間や浮遊容量やイ
ンダクタンス７ リークなども検査できる０図において
電圧印加接地回路が余っているが、検査には差し支えの
ないものである。
容易に考えられることであるが、原理、並びに具体例に
示したのは一例であって、回路構成、信号印加方法など
多くの変形がある０例えば、電圧印加接地回路でも、電
流を流し出す能力と吸い込む能力があれば機能を果たす
ことができる。すなわち、少々の抵抗があっても、後で
、計真して補償することもできる。また、検査基板上に
幾らかの信号処理回路を載せてしまい、検査信号発生装
置とのやりとりを簡単にしてしまうこともできる。
示したのは一例であって、回路構成、信号印加方法など
多くの変形がある０例えば、電圧印加接地回路でも、電
流を流し出す能力と吸い込む能力があれば機能を果たす
ことができる。すなわち、少々の抵抗があっても、後で
、計真して補償することもできる。また、検査基板上に
幾らかの信号処理回路を載せてしまい、検査信号発生装
置とのやりとりを簡単にしてしまうこともできる。
検査基板上のプローブ端子について、被検査回路基板上
の被測定ランドに対応した位置に設けであるとしたが、
一対一に対応している必要はない。
の被測定ランドに対応した位置に設けであるとしたが、
一対一に対応している必要はない。
例えば、プローブ端子を被測定ランドの形状より細かく
格子状に配列することも可能である。また、被検査回路
基板の被測定ランドの位置に従って、半導体ウェファ−
上に一面に敷き詰めて作った電圧印加接地回路の内、対
応する位置にあるものにだけバンプを付けることも可能
である。この場合は、検査基板を被検査回路基板毎に作
る必要はない。
格子状に配列することも可能である。また、被検査回路
基板の被測定ランドの位置に従って、半導体ウェファ−
上に一面に敷き詰めて作った電圧印加接地回路の内、対
応する位置にあるものにだけバンプを付けることも可能
である。この場合は、検査基板を被検査回路基板毎に作
る必要はない。
検査信号発生装置はパーソナルコンピュータのようなも
のであっても良いし、専用の物であっても良い。
のであっても良いし、専用の物であっても良い。
発明の効果
以上の説明から明らかなように、本発明を用いれば、従
来困難であった高密度大規模の回路基板を簡単に検査す
ることができ、回路基板の偉績性を挙げることができる
ばかりでなく、検査コストを大幅に下げることができる
。
来困難であった高密度大規模の回路基板を簡単に検査す
ることができ、回路基板の偉績性を挙げることができる
ばかりでなく、検査コストを大幅に下げることができる
。
第１図は本発明の回路基板の検査方法の原理説明図、第
２図は本発明の回路基板の検査方法を具体的に説明する
構成動作説明図である。 １０１・・・・・・被検査回路基板、＋０２・曲・検査
基板、１０３・・・・・・プローブ端子、１０．４・旧
・・電圧印加接地回路、１０５・・・・・・内装配線、
１０６・・・・・・被測定ランド、１０７・・・・・・
接続端子、１０８・・・・・・接続ケーブル、１０９．
２０６・・・・・検査信号発生装置、２０１・・・・・
・電圧印加接地回路、２０２・・・・・・被検査回路基
板、２０３・・・・・・抵抗、２０４・・・・・・接地
端子指定デコーダ、２０５・・・・・・電圧印加端子指
定デコーダ、２０７・・・・・・接地端子指定コード、
２０８・・・・・・電圧印加端子指定コード。
２図は本発明の回路基板の検査方法を具体的に説明する
構成動作説明図である。 １０１・・・・・・被検査回路基板、＋０２・曲・検査
基板、１０３・・・・・・プローブ端子、１０．４・旧
・・電圧印加接地回路、１０５・・・・・・内装配線、
１０６・・・・・・被測定ランド、１０７・・・・・・
接続端子、１０８・・・・・・接続ケーブル、１０９．
２０６・・・・・検査信号発生装置、２０１・・・・・
・電圧印加接地回路、２０２・・・・・・被検査回路基
板、２０３・・・・・・抵抗、２０４・・・・・・接地
端子指定デコーダ、２０５・・・・・・電圧印加端子指
定デコーダ、２０７・・・・・・接地端子指定コード、
２０８・・・・・・電圧印加端子指定コード。
Claims (8)
- （１）出力端子に電圧を印加したり、接地したりできる
複数個の電圧印加接地回路を保有し、その出力端子をプ
ローブ端子とする半導体ウエファーからなる検査基板が
あり、このプローブ端子を被検査回路基板上の被測定ラ
ンドに押圧接触させ、それぞれの電圧印加接地回路を働
かせて指定のプローブ端子に電圧を印加し、他のプロー
ブ端子を順次接地して行き、流れる電流を測定して、被
検査回路基板を検査する回路基板検査方法。 - （２）被検査回路基板の両面の被測定ランドに、両面ら
２枚の検査基板のプローブ端子を接触させ、両検査基板
上の電圧印加接地回路を共に働かせて、被検査回路基板
を検査することを特徴とする請求項（１）記載の回路基
板検査方法。 - （３）少なくとも、出力端子に電圧を印加したり、接地
したりできる複数個の電圧印加接地回路を保有し、その
出力端子をプローブ端子とする半導体ウエファーからな
る検査基板。 - （４）電圧印加接地回路の出力端子にバンプを設けこれ
をプローブ端子とすることを特徴とする請求項（３）記
載の検査基板。 - （５）検査基板のプローブ端子面を異方導電性弾性体が
覆い被検査回路基板の被測定ランドと検査基板のプロー
ブ端子とが接触しやすくしたことを特徴とする請求項（
３）から（４）のいずれかに記載の検査基板。 - （６）少なくとも、出力端子に電圧を印加したり、接地
したりできる複数個の電圧印加接地回路を保有し、その
出力端子をプローブ端子とする半導体ウエファーからな
る検査基板と、電圧印加接地回路を予め定められたよう
に動作させて接続関係を検査する検査信号発生装置と、
検査基板上のプローブ端子を被検査回路基板の被測定ラ
ンドに接触させる圧接機構とを有する回路基板検査装置
。 - （７）検査基板が電圧印加接地回路の出力端子にバンプ
を設けこれをプローブ端子としていることを特徴とする
請求項（６）記載の回路基板検査装置。 - （８）検査基板のプローブ端子面を異方導電性弾性体で
覆い被検査回路基板の被測定プローブ端子と検査基板の
プローブ端子とが接触しやすくしたことを特徴とする請
求項（６）から（７）のいずれかに記載の回路基板検査
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203271A JP2767991B2 (ja) | 1990-07-31 | 1990-07-31 | 検査基板と回路基板検査方法並びに回路基板検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203271A JP2767991B2 (ja) | 1990-07-31 | 1990-07-31 | 検査基板と回路基板検査方法並びに回路基板検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488647A true JPH0488647A (ja) | 1992-03-23 |
| JP2767991B2 JP2767991B2 (ja) | 1998-06-25 |
Family
ID=16471287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203271A Expired - Fee Related JP2767991B2 (ja) | 1990-07-31 | 1990-07-31 | 検査基板と回路基板検査方法並びに回路基板検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767991B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
-
1990
- 1990-07-31 JP JP2203271A patent/JP2767991B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767991B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198756A (en) | Test fixture wiring integrity verification device | |
| US3777260A (en) | Grid for making electrical contact | |
| US5969530A (en) | Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal | |
| US20080048689A1 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
| US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
| JPH0488647A (ja) | 検査基板と回路基板検査方法並びに回路基板検査装置 | |
| CN100507578C (zh) | 晶片级测试电路板的制造方法及其结构 | |
| JP2705288B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| US20040032271A1 (en) | Anisotropic probing contactor | |
| JP3391302B2 (ja) | 半導体試験装置 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JPS6119142A (ja) | 半導体装置の試験装置 | |
| JPH05281260A (ja) | ウエハの上の装置の検査装置 | |
| JPH05347335A (ja) | プローブカード | |
| JPH0419574A (ja) | プリント配線板の検査治具 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH0815361A (ja) | プリント配線板の検査方法 | |
| JPH07104023A (ja) | プリント基板検査方法 | |
| JPS59174771A (ja) | 回路基板絶縁抵抗試験装置 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPH04252964A (ja) | テスターヘッド | |
| JPS6137776B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |