JPH0491436A - Ｍｉｓ構造電極の形成方法 - Google Patents
Ｍｉｓ構造電極の形成方法Info
- Publication number
- JPH0491436A JPH0491436A JP2204531A JP20453190A JPH0491436A JP H0491436 A JPH0491436 A JP H0491436A JP 2204531 A JP2204531 A JP 2204531A JP 20453190 A JP20453190 A JP 20453190A JP H0491436 A JPH0491436 A JP H0491436A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- ecr
- substrate
- electrode
- mis structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000011282 treatment Methods 0.000 claims abstract description 19
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 18
- 239000011593 sulfur Substances 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims abstract description 7
- 239000007772 electrode material Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 23
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 235000011007 phosphoric acid Nutrition 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＩＳ（金属−絶縁物一半導体）構造電極の形
成方法に関する。
成方法に関する。
ＭＩＳ構造電極は絶縁ゲート型電界効果トランジスタな
どに不可欠の要素であり、この特性の改善のため、例え
ば特開昭６２−３１１７０号、同６２−９４９４４号公
報などの技術が提案されている。このようなＭＩＳ構造
電極では、半導体と絶縁膜の界面準位密度が低いのが不
可欠であるが、Ｇａ Ａｓ系半導体では界面のダングリ
ングボンドの再構成が難しいため、一般に１０ ’ａｍ
−２ｅ Ｖ −’オーダーの界面準位密度をもっている
。これは、ＭＯＳ−ＦＥＴにおけるシリコンと二酸化シ
リコンの間の界面準位密度に比べて、３桁程度も高い。
どに不可欠の要素であり、この特性の改善のため、例え
ば特開昭６２−３１１７０号、同６２−９４９４４号公
報などの技術が提案されている。このようなＭＩＳ構造
電極では、半導体と絶縁膜の界面準位密度が低いのが不
可欠であるが、Ｇａ Ａｓ系半導体では界面のダングリ
ングボンドの再構成が難しいため、一般に１０ ’ａｍ
−２ｅ Ｖ −’オーダーの界面準位密度をもっている
。これは、ＭＯＳ−ＦＥＴにおけるシリコンと二酸化シ
リコンの間の界面準位密度に比べて、３桁程度も高い。
そこで、最近になって（ＮＨ４）２Ｓｘを用いた硫黄パ
ッシベーション処理が注目され、例えば下記の文献 「“Ｎａｋｅｄ Ｒｅｄｕｃｔｉｏｎ ｔｈｅ ５ｕｒ
ｆ’ａｃｅ／Ｉｎｔｅｒｆ’ａｃｅＳｔａｔｅｓ ｏｊ
ＧａＡｓ ｂＦ（ＮＨ４）２ ＳｘＴｒｅａｔｍｅｎ
ｔ ”（ＪＡＰＡＮＥＳＥ ＪＯＵＲＮＡＬ ＯＦ Ａ
ＰＰＬＩＥＤ ＰＩＩＹ８１Ｃ８Ｖｏ＋、２Ｂ。
ッシベーション処理が注目され、例えば下記の文献 「“Ｎａｋｅｄ Ｒｅｄｕｃｔｉｏｎ ｔｈｅ ５ｕｒ
ｆ’ａｃｅ／Ｉｎｔｅｒｆ’ａｃｅＳｔａｔｅｓ ｏｊ
ＧａＡｓ ｂＦ（ＮＨ４）２ ＳｘＴｒｅａｔｍｅｎ
ｔ ”（ＪＡＰＡＮＥＳＥ ＪＯＵＲＮＡＬ ＯＦ Ａ
ＰＰＬＩＥＤ ＰＩＩＹ８１Ｃ８Ｖｏ＋、２Ｂ。
Ｎｏ、１２． （１９８９年１２月） ｐｐ、Ｌ２２５
５〜Ｌ２２５７ ） Ｊでは、Ｇａ Ａｓ ／Ｓｉ Ｏ
２で界面準位密度が１．２Ｘ１０”■−２ｅｖ−１まで
減少することが確認されている。
５〜Ｌ２２５７ ） Ｊでは、Ｇａ Ａｓ ／Ｓｉ Ｏ
２で界面準位密度が１．２Ｘ１０”■−２ｅｖ−１まで
減少することが確認されている。
しかし、これによっても界面準位密度はＳｉ系のＭＯ８
構造に比べ一桁近く高く、良好な特性のＭＩＳ構造ＦＥ
Ｔは得られない。本発明者は、上記の諸点に鑑み、鋭意
研究を重ねた結果とし工、界面準位密度の大幅な低減を
可能にしたＭＩＳ構造電極の形成方法を見出した。
構造に比べ一桁近く高く、良好な特性のＭＩＳ構造ＦＥ
Ｔは得られない。本発明者は、上記の諸点に鑑み、鋭意
研究を重ねた結果とし工、界面準位密度の大幅な低減を
可能にしたＭＩＳ構造電極の形成方法を見出した。
本発明者は、硫黄バッジベージラン処理後の絶縁膜形成
において、種々の成膜法を採用して結果を検討する中で
、本発明を完成するに至った。
において、種々の成膜法を採用して結果を検討する中で
、本発明を完成するに至った。
すなわち本発明は、■−Ｖ族化合物半導体からなる基板
上に、絶縁膜を形成した後、電極材料を付着してＭＩＳ
構造電極を形成する方法において、絶縁−゛の形成に先
立ち、基板表面に対して硫黄パッジベージジン処理し、
絶縁膜はＥＣＲ−ＣＶＤにより形成することを特徴とす
る。
上に、絶縁膜を形成した後、電極材料を付着してＭＩＳ
構造電極を形成する方法において、絶縁−゛の形成に先
立ち、基板表面に対して硫黄パッジベージジン処理し、
絶縁膜はＥＣＲ−ＣＶＤにより形成することを特徴とす
る。
ここで、形成される絶縁膜はＳｉＮ膜とし、形成後に３
８０〜５２０℃の熱処□理するようにしてもよい。
８０〜５２０℃の熱処□理するようにしてもよい。
本発明では、硫黄パッシベーション処理の後に、基板へ
のダメージが少ないＥＣＲ−ＣＶＤで絶縁膜を堆積して
いるので、■−ｖ族化合物半導体と絶縁膜の界面におけ
るダングリングボンド低減の効果は維持され、界面準位
密度の低減が可能になる。
のダメージが少ないＥＣＲ−ＣＶＤで絶縁膜を堆積して
いるので、■−ｖ族化合物半導体と絶縁膜の界面におけ
るダングリングボンド低減の効果は維持され、界面準位
密度の低減が可能になる。
以下、添付図面を参照して本発明の詳細な説明する。
第１図は本発明の方法が適用され得るＭＩ ５ＦＥＴの
構造を示し、同図（ａ）はエピタキシャル成長方法を用
いて■−ｖ族化合物半導体基板を形成した場合、同図（
ｂ）はイオン注入法を用いて■−ｖ族化合物半導体基板
を形成した場合に対応している。まず、同図（ａ）のＦ
ＥＴでは、ｐ型Ｇａ Ａｓ基板１１が用意され、ＯＭＶ
ＰＥ法などによりｎ型Ｇａ Ａｓ層１２およびｎ 型Ｇ
ａ。
構造を示し、同図（ａ）はエピタキシャル成長方法を用
いて■−ｖ族化合物半導体基板を形成した場合、同図（
ｂ）はイオン注入法を用いて■−ｖ族化合物半導体基板
を形成した場合に対応している。まず、同図（ａ）のＦ
ＥＴでは、ｐ型Ｇａ Ａｓ基板１１が用意され、ＯＭＶ
ＰＥ法などによりｎ型Ｇａ Ａｓ層１２およびｎ 型Ｇ
ａ。
Ａｓ層１３が順次に形成される。次に、チャネル領域の
ｎ 型Ｇａ Ａｓ層１３が選択エツチングされてｎ型Ｇ
ａ Ａｓ層１２が露出される。しかる後、必要に応じて
リン酸系エッチャントによる処理がされ、ｎ型Ｇａ Ａ
ｓ層１２が表面が薄くエツチングされる。次に、（ＮＨ
４）２Ｓｘ溶液などを用いて硫黄パッシベーション処理
が施され、しかる後にＳｉｎ、ＳｉＮのような絶縁膜１
４が形成される。この絶縁膜１４の形成はＥＣＲ−ＣＶ
Ｄ法により行なわれ、次いで３８０〜５２０℃のアニー
ルがされる。このような本発明の特徴に係る処理を経た
のち、ゲート電極１５、ソース電極１６およびドレイン
電極１７が形成されると、第１図（ａ）のＭＩＳＦＥＴ
が完成する。
ｎ 型Ｇａ Ａｓ層１３が選択エツチングされてｎ型Ｇ
ａ Ａｓ層１２が露出される。しかる後、必要に応じて
リン酸系エッチャントによる処理がされ、ｎ型Ｇａ Ａ
ｓ層１２が表面が薄くエツチングされる。次に、（ＮＨ
４）２Ｓｘ溶液などを用いて硫黄パッシベーション処理
が施され、しかる後にＳｉｎ、ＳｉＮのような絶縁膜１
４が形成される。この絶縁膜１４の形成はＥＣＲ−ＣＶ
Ｄ法により行なわれ、次いで３８０〜５２０℃のアニー
ルがされる。このような本発明の特徴に係る処理を経た
のち、ゲート電極１５、ソース電極１６およびドレイン
電極１７が形成されると、第１図（ａ）のＭＩＳＦＥＴ
が完成する。
同図（ｂ）のＭＩ ５ＦＥＴでは、ｐ−型ＧａＡｓ基板
１１が用意され、イオン注入法により活性層としてのｎ
型Ｇａ Ａｓ層１８と、コシタクト層としてのｎ＋型Ｇ
ａ Ａｓ層１９が形成される。
１１が用意され、イオン注入法により活性層としてのｎ
型Ｇａ Ａｓ層１８と、コシタクト層としてのｎ＋型Ｇ
ａ Ａｓ層１９が形成される。
次に、必要に応じてチャネル領域をエツチングしてリセ
ス構造とした後に、硫黄バッシベ〒ジョン処理が施され
る。これについては、同図（ａ）の場合と同様である。
ス構造とした後に、硫黄バッシベ〒ジョン処理が施され
る。これについては、同図（ａ）の場合と同様である。
次に、ＳＩＯ，ＳｉＮのような絶縁膜１４がＥＣＲ−Ｃ
ＶＤ法で形成され、３８０〜５２０℃でのアニールの後
にゲート電極１５、ソース電極１６およびドレイン電極
１７が形成されると、第１図（ｂ）のＭＩＳＦＥＴが完
成する。
ＶＤ法で形成され、３８０〜５２０℃でのアニールの後
にゲート電極１５、ソース電極１６およびドレイン電極
１７が形成されると、第１図（ｂ）のＭＩＳＦＥＴが完
成する。
まず、本発明者は、各成膜法によるＰＬ（蛍光）強度の
比較を行なった。
比較を行なった。
この結果を第２図に示す。図中の曲線（ａ）は硫黄パッ
シベーション処・理の後にＥＣＲ−ＣＶＤで絶縁膜を形
成した結果であり、バンド端発光において高い強度が得
られている。図中の曲線（ｂ）は、硫黄パッシベーショ
ン処理を施したが絶縁膜は形成しなかった場合のもので
ある。これらにより、ＥＣＲ−ＣＶＤ法を用いると、硫
黄パッシベーション処理の効果が全く劣化しないのがわ
かる。
シベーション処・理の後にＥＣＲ−ＣＶＤで絶縁膜を形
成した結果であり、バンド端発光において高い強度が得
られている。図中の曲線（ｂ）は、硫黄パッシベーショ
ン処理を施したが絶縁膜は形成しなかった場合のもので
ある。これらにより、ＥＣＲ−ＣＶＤ法を用いると、硫
黄パッシベーション処理の効果が全く劣化しないのがわ
かる。
これは、ＥＣＲ−ＣＶＤ装置ではプラズマ発生室と成膜
室が異なるため、プラズマシャワーがＧａＡｓ系半導体
にダメージを与えないためと考えられる。
室が異なるため、プラズマシャワーがＧａＡｓ系半導体
にダメージを与えないためと考えられる。
曲線（Ｃ）はスパッタ法、（ｄ）は熱ＣＶＤ法による成
膜をしたときのものである。硫黄パッシベーション処理
の効果が、ＥＣＲ−ＣＶＤ法に比べて劣化しているのが
わかる。曲線（ｅ）はＲＦ＝１３．５６ＭＨｚでのプラ
ズｖＣＶＤ法、曲線（ｇ）はＲＦ＝５０ＫＨｚでのブラ
ズｖＣＶＤ法で絶縁膜を形成したときのものである。硫
黄パッシベーション処理の効果が、大きく劣化している
のがわかる。なお、曲線（ｆ）は何らの処理もしてなか
った場合である。
膜をしたときのものである。硫黄パッシベーション処理
の効果が、ＥＣＲ−ＣＶＤ法に比べて劣化しているのが
わかる。曲線（ｅ）はＲＦ＝１３．５６ＭＨｚでのプラ
ズｖＣＶＤ法、曲線（ｇ）はＲＦ＝５０ＫＨｚでのブラ
ズｖＣＶＤ法で絶縁膜を形成したときのものである。硫
黄パッシベーション処理の効果が、大きく劣化している
のがわかる。なお、曲線（ｆ）は何らの処理もしてなか
った場合である。
次に、本発明者は、絶縁膜１４形成後のアニルの影響を
調べた。
調べた。
その結果を第３図に示す。ＥＣＲ−ＣＶＤ法で形成した
ＳｉＮ膜は、３８０〜５２０℃の温度範囲、特に４００
〜５００℃でアニールしたときに、ＰＬ強度が改善され
ている。これに対し、ＥＣＲ−ＣＶＤ法を用いた場合で
もＳｔ、、膜のときには、アニールによって改善が見ら
れない。なお、上記のアニールは窒素ガス雰囲気中で、
３０分間おこなった。
ＳｉＮ膜は、３８０〜５２０℃の温度範囲、特に４００
〜５００℃でアニールしたときに、ＰＬ強度が改善され
ている。これに対し、ＥＣＲ−ＣＶＤ法を用いた場合で
もＳｔ、、膜のときには、アニールによって改善が見ら
れない。なお、上記のアニールは窒素ガス雰囲気中で、
３０分間おこなった。
次に、本発明者はＭＩＳＦＥＴを試作して本発明の効果
を確認した。
を確認した。
実施例１
ｐ−型Ｇａ Ａｓ基板を用意し、ＯＭＶＰＥ法でｎ型Ｇ
ａ Ａｓ層を１００ＯＡの厚さ、ｎ 型ＧａＡｓ層を７
０ＯＡの厚さに成長させた。そして、レジストマスクを
形成してゲート開口部のｎ 型Ｇａ Ａｓ層を除去し、
マスク除去後にリン酸系エッチャントで全体を軽く処理
した。その後、（ＮＨ４）２Ｓｘ溶液に１０分間浸漬し
、２０秒間水洗して窒素ガスブローで除水した。次いで
、ＥＣＲ−ＣＶＤ法によりＳｉＮ膜を形成し、４５０℃
で３０分間の熱処理をした。その後、ゲート電極、ソー
ス電極及びドレイン電極を形成した。このＭＩＳＦＥＴ
について、高周波Ｃ−ｖ法で界面準位密度を測定したと
ころ、３×１０１０ｃＩＩｌ−２ｅｖテあった。
ａ Ａｓ層を１００ＯＡの厚さ、ｎ 型ＧａＡｓ層を７
０ＯＡの厚さに成長させた。そして、レジストマスクを
形成してゲート開口部のｎ 型Ｇａ Ａｓ層を除去し、
マスク除去後にリン酸系エッチャントで全体を軽く処理
した。その後、（ＮＨ４）２Ｓｘ溶液に１０分間浸漬し
、２０秒間水洗して窒素ガスブローで除水した。次いで
、ＥＣＲ−ＣＶＤ法によりＳｉＮ膜を形成し、４５０℃
で３０分間の熱処理をした。その後、ゲート電極、ソー
ス電極及びドレイン電極を形成した。このＭＩＳＦＥＴ
について、高周波Ｃ−ｖ法で界面準位密度を測定したと
ころ、３×１０１０ｃＩＩｌ−２ｅｖテあった。
実施例２
ｐ−型Ｇａ Ａｓ基板を用意し、イオン注入によりｎ型
Ｇａ Ａｓ層およびｎ 型Ｇａ Ａｓ層を形成した。し
かる後、実施例１と同様に硫黄パッシベーション処理を
し、ＥＣＲ−ＣＶＤ法でＳＩ Ｎ膜を形成し、次いで４
５０℃、３０分のアニールを行い、ＭＩＳＦＥＴを得た
。このＭＩＳＦＥＴについて、高周波Ｃ−Ｖ法で界面準
位密度を測定したところ、９×１０１ＯｃｌＴｌ−２ｅ
ｖテあツタ。実施例１に比べて界面準位密度が高いのは
、エピタキシャル成長法によれば結晶性が高く、イオン
注入法によれば注入イオンでダメージを受けるためであ
ると考えられる。
Ｇａ Ａｓ層およびｎ 型Ｇａ Ａｓ層を形成した。し
かる後、実施例１と同様に硫黄パッシベーション処理を
し、ＥＣＲ−ＣＶＤ法でＳＩ Ｎ膜を形成し、次いで４
５０℃、３０分のアニールを行い、ＭＩＳＦＥＴを得た
。このＭＩＳＦＥＴについて、高周波Ｃ−Ｖ法で界面準
位密度を測定したところ、９×１０１ＯｃｌＴｌ−２ｅ
ｖテあツタ。実施例１に比べて界面準位密度が高いのは
、エピタキシャル成長法によれば結晶性が高く、イオン
注入法によれば注入イオンでダメージを受けるためであ
ると考えられる。
比較例ｌ
ＮＨ４ＯＨ系エッチャントでの処理を行い、硫黄処理の
後、絶縁膜を形成した。ここで、絶縁膜は抵抗加熱によ
るＳｉＯ□で形成した。他の条件は実施例１と同様にし
た。このＭＩＳＦＥＴについて、高周波Ｃ−ｖ法で界面
準位密度を測定したトコ口、１ 、 ２ Ｘ １０ ”
ｃｍ−２ｅ Ｖ テアッｔ：。
後、絶縁膜を形成した。ここで、絶縁膜は抵抗加熱によ
るＳｉＯ□で形成した。他の条件は実施例１と同様にし
た。このＭＩＳＦＥＴについて、高周波Ｃ−ｖ法で界面
準位密度を測定したトコ口、１ 、 ２ Ｘ １０ ”
ｃｍ−２ｅ Ｖ テアッｔ：。
次に、本発明者は、参考のため硫黄パッシベーション処
理に先立つ各種エッチャントによる処理の効果をＰＬ強
度で比較した。
理に先立つ各種エッチャントによる処理の効果をＰＬ強
度で比較した。
その結果を第４図に示す。図示の通り、Ｈ３ＰＯ４を含
むエッチャントで軽くエツチングしたときには、バンド
端に対応する波長でＰＬ強度が高くなっている。これに
対し、アンモニア系あるいは硫酸系エッチャントのよう
な、いわゆる逆メサエッチャントで処理したときには、
大きな改善がされていないのが理解できる。ここで、逆
メサエッチャントとはエツチング面が逆メサ状及び順メ
サ状となるものを指し、リン酸系エッチャントではエツ
チング面が全方位に於て順メサ状となるので、ここでは
順メサエッチャントと呼ぶ。
むエッチャントで軽くエツチングしたときには、バンド
端に対応する波長でＰＬ強度が高くなっている。これに
対し、アンモニア系あるいは硫酸系エッチャントのよう
な、いわゆる逆メサエッチャントで処理したときには、
大きな改善がされていないのが理解できる。ここで、逆
メサエッチャントとはエツチング面が逆メサ状及び順メ
サ状となるものを指し、リン酸系エッチャントではエツ
チング面が全方位に於て順メサ状となるので、ここでは
順メサエッチャントと呼ぶ。
以上、詳細に説明した通り本発明では、硫黄パッシベー
ション処理後に、基板の表面にダメージを与えにくいＥ
ＣＲ−ＣＶＤ法で絶縁膜を形成しているので、■−Ｖ族
化合物半導体と絶縁膜の界面におけるダングリングボン
ド低減の効果は維持され、界面準位密度の低減が可能に
なる。このため、特性の優れたＭＩＳ構造電極が得られ
る。
ション処理後に、基板の表面にダメージを与えにくいＥ
ＣＲ−ＣＶＤ法で絶縁膜を形成しているので、■−Ｖ族
化合物半導体と絶縁膜の界面におけるダングリングボン
ド低減の効果は維持され、界面準位密度の低減が可能に
なる。このため、特性の優れたＭＩＳ構造電極が得られ
る。
第１図は本発明方法が適用可能なＭＩＳＦＥＴの断面図
、第２図は各成膜法によるＰＬ強度の差を示す図、第３
図はアニールの効果を示す図、第４図はリン酸系エッチ
ャントによる処理の効果を示す図である。 １１ ・ｆ）−型Ｇａ Ａｓ基板１．１２・・・ｎ型Ｇ
ａＡｓ層、１３−ｎ＋型Ｇａ Ａｓ層、１４ ・・・絶
縁膜、１５・・・ゲート電極、１６・・・ソース電極、
１７・・・ドレイン電極、１８・・・ｎ型Ｇａ Ａｓ層
、１９・・・ｎ＋型Ｇａ Ａｓ層。 代理人弁理士 長谷用 芳 樹「ＯＣＪ
、第２図は各成膜法によるＰＬ強度の差を示す図、第３
図はアニールの効果を示す図、第４図はリン酸系エッチ
ャントによる処理の効果を示す図である。 １１ ・ｆ）−型Ｇａ Ａｓ基板１．１２・・・ｎ型Ｇ
ａＡｓ層、１３−ｎ＋型Ｇａ Ａｓ層、１４ ・・・絶
縁膜、１５・・・ゲート電極、１６・・・ソース電極、
１７・・・ドレイン電極、１８・・・ｎ型Ｇａ Ａｓ層
、１９・・・ｎ＋型Ｇａ Ａｓ層。 代理人弁理士 長谷用 芳 樹「ＯＣＪ
Claims (1)
- 【特許請求の範囲】 １、III−Ｖ族化合物半導体からなる基板上に、絶縁膜
を形成した後、電極材料を付着してＭＩＳ構造電極を形
成する方法において、 前記絶縁膜の形成に先立ち、前記基板表面に対して硫黄
パッシベーション処理をし、 前記絶縁膜の形成は、ＥＣＲ−ＣＶＤ法により行なうこ
とを特徴とするＭＩＳ構造電極の形成方法。 ２、前記絶縁膜の形成は、ＥＣＲ−ＣＶＤ法でＳｉＮを
堆積することにより行い、次いで３８０〜５２０℃の熱
処理をする請求項１記載のＭＩＳ構造電極の形成方法。 ３、前記III−Ｖ族化合物半導体は、ガリウムまたは砒
素の少なくともいずれか一方を含む請求項１記載のＭＩ
Ｓ構造電極の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204531A JPH0491436A (ja) | 1990-08-01 | 1990-08-01 | Ｍｉｓ構造電極の形成方法 |
| US07/736,967 US5393680A (en) | 1990-08-01 | 1991-07-30 | MIS electrode forming process |
| KR1019910013194A KR950007956B1 (ko) | 1990-08-01 | 1991-07-31 | Mis 구조전극의 형성방법 |
| CA002048206A CA2048206A1 (en) | 1990-08-01 | 1991-07-31 | Mis electrodes forming process |
| EP19910112950 EP0469604A2 (en) | 1990-08-01 | 1991-08-01 | MIS electrode forming process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204531A JPH0491436A (ja) | 1990-08-01 | 1990-08-01 | Ｍｉｓ構造電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0491436A true JPH0491436A (ja) | 1992-03-24 |
Family
ID=16492084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204531A Pending JPH0491436A (ja) | 1990-08-01 | 1990-08-01 | Ｍｉｓ構造電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0491436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014518449A (ja) * | 2011-06-14 | 2014-07-28 | サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− | Ｉｉｉ−ｖ半導体材料で作られた製品の表面を化学的にパッシベートする方法およびその方法で得られた製品 |
-
1990
- 1990-08-01 JP JP2204531A patent/JPH0491436A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014518449A (ja) * | 2011-06-14 | 2014-07-28 | サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− | Ｉｉｉ−ｖ半導体材料で作られた製品の表面を化学的にパッシベートする方法およびその方法で得られた製品 |
| US9514961B2 (en) | 2011-06-14 | 2016-12-06 | Centre National de la Recherche Scientifique—CNRS | Method for chemically passivating a surface of a product made of a III-V semiconductor material and the product obtained by such a method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| KR950007956B1 (ko) | Mis 구조전극의 형성방법 | |
| JP3187764B2 (ja) | ＧａＡｓを基本としたＭＯＳＦＥＴ及びその製品 | |
| CN114171387A (zh) | 基于p型栅的增强型hemt及其制备方法 | |
| JPH08172102A (ja) | 半導体装置の製造方法 | |
| JPH0491436A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| US5539248A (en) | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH10173036A (ja) | 半導体装置および半導体の高抵抗化方法 | |
| JP2775117B2 (ja) | 保護膜形成方法 | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| JP3228979B2 (ja) | 半導体素子とその製造方法 | |
| RU2669339C1 (ru) | Способ изготовления омических контактов | |
| CN120751762A (zh) | GaN CMOS结构及其制备方式 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0922892A (ja) | 化合物半導体装置の製造方法 | |
| JPH0434821B2 (ja) | ||
| JPH04256317A (ja) | 半導体基板のエッチング方法 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 |