JPH0498493A - 電子式キャッシュレジスタ - Google Patents
電子式キャッシュレジスタInfo
- Publication number
- JPH0498493A JPH0498493A JP2213948A JP21394890A JPH0498493A JP H0498493 A JPH0498493 A JP H0498493A JP 2213948 A JP2213948 A JP 2213948A JP 21394890 A JP21394890 A JP 21394890A JP H0498493 A JPH0498493 A JP H0498493A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cash register
- formula
- electronic cash
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、外食産業および小売業等に−おいて、代金計
算、税金計算および販売管理等を行なうための電子式キ
ャッシュレジスタに関する。
算、税金計算および販売管理等を行なうための電子式キ
ャッシュレジスタに関する。
従来の技術
従来、この種の電子式キャッシュレジスタ装置において
は、数種のメディアレポートが存在しており、各レポー
トにおいて様々なデータ(各商品売上数、時間帯別売上
数、各種税金、キー操作の訂正回数、総売上金額等)を
蓄積して、これら各種データを組み合わせて計算するこ
とにより、グロスセールストータル、ネットセールスト
ータル等の販売管理データを算出し、各売上データを作
成、保存することができるようになっている。
は、数種のメディアレポートが存在しており、各レポー
トにおいて様々なデータ(各商品売上数、時間帯別売上
数、各種税金、キー操作の訂正回数、総売上金額等)を
蓄積して、これら各種データを組み合わせて計算するこ
とにより、グロスセールストータル、ネットセールスト
ータル等の販売管理データを算出し、各売上データを作
成、保存することができるようになっている。
発明が解決しようとする課題
しかしながら、前記従来の電子式キャッシュレジスタで
は、メモリー内に記憶された各メディアレポートにおけ
る販売管理データの計算すなわちバランス計算をするた
めの公式がソフトウェア中にその公式を変更できる関数
が存在していないため、ユーザ側において自由に変更で
きないという問題があった。また、各データの計算にお
けるグロスセールストータル、ネットセールストータル
等の販売管理データは、電子式キャッシュレジスタを使
用するユーザによって算出方法が異なるため、計算(バ
ランス計算)が−様でなく、ユーザによっては必要でな
いデータの一計算を行なったり、必要なデータの計算を
行なわずに元のデータから計算しなおしたり、算出され
たデータに再び修正計算をやり直して必要とするデータ
を得るというような煩雑さが生じ、工数の増大をもたら
しいた。また、不必要なデータの存在によるデータの取
り違えや再計算することによる計算ミス(ケアレスミス
)が発生するという問題もあった。
は、メモリー内に記憶された各メディアレポートにおけ
る販売管理データの計算すなわちバランス計算をするた
めの公式がソフトウェア中にその公式を変更できる関数
が存在していないため、ユーザ側において自由に変更で
きないという問題があった。また、各データの計算にお
けるグロスセールストータル、ネットセールストータル
等の販売管理データは、電子式キャッシュレジスタを使
用するユーザによって算出方法が異なるため、計算(バ
ランス計算)が−様でなく、ユーザによっては必要でな
いデータの一計算を行なったり、必要なデータの計算を
行なわずに元のデータから計算しなおしたり、算出され
たデータに再び修正計算をやり直して必要とするデータ
を得るというような煩雑さが生じ、工数の増大をもたら
しいた。また、不必要なデータの存在によるデータの取
り違えや再計算することによる計算ミス(ケアレスミス
)が発生するという問題もあった。
本発明は、このような従来の問題を解決するものであり
、バランス計算の公式をユーザ側が自由に変更できる優
れた電子式キャッシュレジスタを提供することを目的と
する。
、バランス計算の公式をユーザ側が自由に変更できる優
れた電子式キャッシュレジスタを提供することを目的と
する。
課題を解決するための手段
本発明は、前記目的を達成するために、電子式キャッシ
ュレジスタのメディアレポートのバランス計算のための
公式を、モードロックスイッチとキーボードの操作によ
って自由に変更できるようにしたものである。
ュレジスタのメディアレポートのバランス計算のための
公式を、モードロックスイッチとキーボードの操作によ
って自由に変更できるようにしたものである。
作用
本発明は、前記構成により次のような作用を有する。す
なわちユーザ側が、電子式キャッジ、ユレジスタのメー
カー側において決定されたメディアレポートのバランス
計算の公式変更手順に従ってモードロックスイッチとキ
ーボードを操作することにより、バランス計算の公式を
ユーザ側が自由に変更してそれをメモリー内の所定のエ
リアに保存しておくことができ、不必要なデータの削減
と必要なデータの作成が可能となる。
なわちユーザ側が、電子式キャッジ、ユレジスタのメー
カー側において決定されたメディアレポートのバランス
計算の公式変更手順に従ってモードロックスイッチとキ
ーボードを操作することにより、バランス計算の公式を
ユーザ側が自由に変更してそれをメモリー内の所定のエ
リアに保存しておくことができ、不必要なデータの削減
と必要なデータの作成が可能となる。
実施例
第1図は本発明の一実施例の構成を示すものである。第
1図において、1はキー操作の確認を行なうCRTデイ
スプレィ、2は制御部8内の各データの処理を行なうC
PU、3は各データを記憶保存するRAM、4は各デー
タの演算処理を行なう演算装置、5は各データを適正な
形式に変える各種LSI−1/F、6はモードを切り替
えるモードロックスイッチ、7は電子式キャッシュレジ
スタの操作を行なうためのキーボード、8は制御部であ
る。
1図において、1はキー操作の確認を行なうCRTデイ
スプレィ、2は制御部8内の各データの処理を行なうC
PU、3は各データを記憶保存するRAM、4は各デー
タの演算処理を行なう演算装置、5は各データを適正な
形式に変える各種LSI−1/F、6はモードを切り替
えるモードロックスイッチ、7は電子式キャッシュレジ
スタの操作を行なうためのキーボード、8は制御部であ
る。
次に前記実施例の動作について説明する。前記実施例に
おいて、モードロックスイッチ6をメーカーによって決
められた所定のモードにセットし、キーボード7を所定
の手順で操作し、その過程をCRTデイスプレィlによ
って確認する。バランス計算の公式はRAM3の中に保
存されており、CPU2によってデータの取り出し、演
算命令、保存命令を行なう。実際の計算は演算装置4が
行ない、結果はCPU2に返す。そしてそのデータの仲
介を行なうのが各種LSI・1/F5であり、各部にお
いて取り扱い可能なデータ形式にデータ変更してデータ
のやり取りを可能にしている。
おいて、モードロックスイッチ6をメーカーによって決
められた所定のモードにセットし、キーボード7を所定
の手順で操作し、その過程をCRTデイスプレィlによ
って確認する。バランス計算の公式はRAM3の中に保
存されており、CPU2によってデータの取り出し、演
算命令、保存命令を行なう。実際の計算は演算装置4が
行ない、結果はCPU2に返す。そしてそのデータの仲
介を行なうのが各種LSI・1/F5であり、各部にお
いて取り扱い可能なデータ形式にデータ変更してデータ
のやり取りを可能にしている。
以上のように構成された電子式キャッシュレジスタにつ
いて、その制御手順を第2a図および第2b図のフロー
チャートを参照しながら説明する。まずステップ11で
公式を変更するか否かが判断され、するならステップ1
2に移り、変更しないなら終了する。ステップ12では
、所定のモードになるまでアイドルを統け、所定のモー
ドにセットされたならステップ13に移る。ステップ1
3では、変更したいバランス計算の公式を選択し、ステ
ップ14に移る。ステップ14では、メーカーによって
決められた公式を変更するためのキー操作を行ない、公
式を変更してステップ15に移る。ステップ15では、
変更した公式をデイスプレィに表示し、ステップ16に
移る。ステップ16では、変更した公式がユーザ側にと
って正しいかどうかを確認し、正しくなければステップ
14に戻り、正しければステップ17に移る。ステップ
17では、変更した公式をRAMの。
いて、その制御手順を第2a図および第2b図のフロー
チャートを参照しながら説明する。まずステップ11で
公式を変更するか否かが判断され、するならステップ1
2に移り、変更しないなら終了する。ステップ12では
、所定のモードになるまでアイドルを統け、所定のモー
ドにセットされたならステップ13に移る。ステップ1
3では、変更したいバランス計算の公式を選択し、ステ
ップ14に移る。ステップ14では、メーカーによって
決められた公式を変更するためのキー操作を行ない、公
式を変更してステップ15に移る。ステップ15では、
変更した公式をデイスプレィに表示し、ステップ16に
移る。ステップ16では、変更した公式がユーザ側にと
って正しいかどうかを確認し、正しくなければステップ
14に戻り、正しければステップ17に移る。ステップ
17では、変更した公式をRAMの。
所定のエリアに格納し、ステップ18に移る。ステップ
18では、さらに変更したい公。1式があるか否かが判
断され、あるならステップ13に戻って変更したい公式
の選択を行ない、以下、同様の動作を繰り返す。ステッ
プ18で公式の変更の必要がない場合は、ステップ19
に移る。ステップ19では、変更した公式を用いて計算
を実行させてステップ20に移る。ステップ20では、
ステップ19において計算された結果が期待どおりなら
終了し、期待するデータでなければステップ12に戻り
、以下、同様の動作を繰り返す。
18では、さらに変更したい公。1式があるか否かが判
断され、あるならステップ13に戻って変更したい公式
の選択を行ない、以下、同様の動作を繰り返す。ステッ
プ18で公式の変更の必要がない場合は、ステップ19
に移る。ステップ19では、変更した公式を用いて計算
を実行させてステップ20に移る。ステップ20では、
ステップ19において計算された結果が期待どおりなら
終了し、期待するデータでなければステップ12に戻り
、以下、同様の動作を繰り返す。
このように前記実施例によれば、モードロックスイッチ
6とキーボード7の操作によってバランス計算の公式を
ユーザの目的にかなった公式に書き換えることが可能で
あり、その計算結果を再計算する必要なく、直接径たい
データを得ることができるという利点を有する。
6とキーボード7の操作によってバランス計算の公式を
ユーザの目的にかなった公式に書き換えることが可能で
あり、その計算結果を再計算する必要なく、直接径たい
データを得ることができるという利点を有する。
発明の効果
本発明は、前記実施例から明らかなように、メディアレ
ポートのバランス計算の公式をモードロックスイッチと
キーボードの操作によって変更する手段を備え、ユーザ
側がバランス計算の公式の変更を自由に行ない、変更以
降はその公式が採用されるようにしたものであり、必要
でないデータ計算の公式を削除したり、必要なデータ計
算の公式を作成することができ、従来のような2度計算
の必要がなくなり、工数を削減することができるという
利点を有する。また、不必要なデータの存在することに
よるデータの取り違えや再計算することによる計算ミス
(ケアレスミス)を防止することができるという効果を
有する。
ポートのバランス計算の公式をモードロックスイッチと
キーボードの操作によって変更する手段を備え、ユーザ
側がバランス計算の公式の変更を自由に行ない、変更以
降はその公式が採用されるようにしたものであり、必要
でないデータ計算の公式を削除したり、必要なデータ計
算の公式を作成することができ、従来のような2度計算
の必要がなくなり、工数を削減することができるという
利点を有する。また、不必要なデータの存在することに
よるデータの取り違えや再計算することによる計算ミス
(ケアレスミス)を防止することができるという効果を
有する。
第1図は本発明の一実施例を示す電子式キャッシュレジ
スタの概略ブロック図、第2a図および第2b図は同装
置の制御手順を示すフローチャートである。 1・・・CRTデイスプレィ、2・・・CPU、3・・
・RAM、4・・・演算装置、5・・・各種LSI・I
/F。 6・・・モードロックスイッチ、7・・・キーボード、
8・・・制御部。 代理人の氏名 弁理士 蔵 合 正 博第1図
スタの概略ブロック図、第2a図および第2b図は同装
置の制御手順を示すフローチャートである。 1・・・CRTデイスプレィ、2・・・CPU、3・・
・RAM、4・・・演算装置、5・・・各種LSI・I
/F。 6・・・モードロックスイッチ、7・・・キーボード、
8・・・制御部。 代理人の氏名 弁理士 蔵 合 正 博第1図
Claims (1)
- メモリー内に格納されている公式を用いて各メディアレ
ポートのバランス計算を演算装置により算出する電子式
キャッシュレジスタにおいて、モードロックスイッチと
キーボードの操作によりバランス計算の公式を変更する
手段を備えた電子式キャッシュレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213948A JPH0498493A (ja) | 1990-08-13 | 1990-08-13 | 電子式キャッシュレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213948A JPH0498493A (ja) | 1990-08-13 | 1990-08-13 | 電子式キャッシュレジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498493A true JPH0498493A (ja) | 1992-03-31 |
Family
ID=16647703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213948A Pending JPH0498493A (ja) | 1990-08-13 | 1990-08-13 | 電子式キャッシュレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498493A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US12520525B2 (en) | 2005-07-11 | 2026-01-06 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59197961A (ja) * | 1983-03-25 | 1984-11-09 | Casio Comput Co Ltd | 売上デ−タ処理装置の演算方式 |
-
1990
- 1990-08-13 JP JP2213948A patent/JPH0498493A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59197961A (ja) * | 1983-03-25 | 1984-11-09 | Casio Comput Co Ltd | 売上デ−タ処理装置の演算方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US12520525B2 (en) | 2005-07-11 | 2026-01-06 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122817B2 (ja) | ||
| JPS6318756B2 (ja) | ||
| JPS5929892B2 (ja) | デ−タ入力装置の表示方式 | |
| JP2744371B2 (ja) | 拡大文字による入力文字表示方法 | |
| JPS61118872A (ja) | 帳票デ−タ作成方式 | |
| JP2001056836A (ja) | 帳票処理装置、及び記憶媒体 | |
| JP2857847B2 (ja) | 射出成形機のデータ記憶方法 | |
| JPH05165620A (ja) | 画面入力プログラムの作成方法 | |
| JPH0381194B2 (ja) | ||
| JPS63305460A (ja) | 帳票デ−タ処理方式 | |
| JP2609680B2 (ja) | データ登録装置 | |
| JP3067815U (ja) | カスタマイズ対応テ―ブルデ―タ更新処理装置 | |
| JP2581275B2 (ja) | 返却媒体作成制御装置 | |
| JPH0789333B2 (ja) | データベースの制御方法 | |
| JPH04328642A (ja) | データ入力装置 | |
| JPH04290137A (ja) | 情報処理システムにおけるデータベース構築方法 | |
| JPS5920364U (ja) | 金銭登録装置 | |
| JPH1040315A (ja) | グラフ生成出力装置 | |
| JPH04141750A (ja) | 資源管理システム | |
| JPH09297804A (ja) | データ処理装置 | |
| JPH03224033A (ja) | プログラム変更装置 | |
| JPH03250367A (ja) | 注文内容の登録方法 | |
| JPWO1991014223A1 (ja) | プログラム作成システム,同システムを構成するプログラム作成装置およびプログラム作成方法 | |
| JPH02157947A (ja) | ファイル更新処理装置 | |
| JPH01281964A (ja) | プリンタ |