JPH05100896A - デバツグ支援機構 - Google Patents
デバツグ支援機構Info
- Publication number
- JPH05100896A JPH05100896A JP3259464A JP25946491A JPH05100896A JP H05100896 A JPH05100896 A JP H05100896A JP 3259464 A JP3259464 A JP 3259464A JP 25946491 A JP25946491 A JP 25946491A JP H05100896 A JPH05100896 A JP H05100896A
- Authority
- JP
- Japan
- Prior art keywords
- procedure
- exception
- trace
- trace exception
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 プログラムのネックポイントとなる手続き呼
び出しの実行時間を効率よく測定する。 【構成】 手続きネストカウンタ２１は、手続き呼び出
しの深さを計測し、その計測結果を零検出器２２を介し
てトレース例外検出回路２４へ送る。トレース例外発生
条件指定レジスタ２３は、検出回路２４に対してトレー
ス例外を発生させる条件を指定する。すると、検出回路
２４は、手続き呼び出しあるいは戻り命令実行時に、カ
ウンタ２１で測定された呼び出しの深さによってトレー
ス例外発生の可否を決める。
び出しの実行時間を効率よく測定する。 【構成】 手続きネストカウンタ２１は、手続き呼び出
しの深さを計測し、その計測結果を零検出器２２を介し
てトレース例外検出回路２４へ送る。トレース例外発生
条件指定レジスタ２３は、検出回路２４に対してトレー
ス例外を発生させる条件を指定する。すると、検出回路
２４は、手続き呼び出しあるいは戻り命令実行時に、カ
ウンタ２１で測定された呼び出しの深さによってトレー
ス例外発生の可否を決める。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置（ＣＰ
Ｕ）で実行するプログラムのエラーの検出とそのエラー
の是正を支援するデバッグ支援機構に関するものであ
る。
Ｕ）で実行するプログラムのエラーの検出とそのエラー
の是正を支援するデバッグ支援機構に関するものであ
る。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。情報
処理学会第３３回全国大会集（昭６１年）河合他「ＳＩ
ＭＰＯＳのプログラミング環境−コールカウンター」
Ｐ．４１７−４１８ 前記文献に記載されているように、デバッグ中のプログ
ラムにおいては、一部の手続き呼び出しが頻繁に呼ば
れ、性能向上のネックポイントとなっていることが少な
くない。このため、プログラムの実行中にどの手続きが
どのくらいの頻度で呼び出されるかを計測することがで
きれば、プログラムのチューニング（高速化）に役立て
ることができる。そのため、前記文献の技術では、プロ
グラムの中間表現の中にコールカウンタ用のフラグを設
けることにより、手続きの呼び出し頻度を計測するよう
にしていた。
例えば次のような文献に記載されるものがあった。情報
処理学会第３３回全国大会集（昭６１年）河合他「ＳＩ
ＭＰＯＳのプログラミング環境−コールカウンター」
Ｐ．４１７−４１８ 前記文献に記載されているように、デバッグ中のプログ
ラムにおいては、一部の手続き呼び出しが頻繁に呼ば
れ、性能向上のネックポイントとなっていることが少な
くない。このため、プログラムの実行中にどの手続きが
どのくらいの頻度で呼び出されるかを計測することがで
きれば、プログラムのチューニング（高速化）に役立て
ることができる。そのため、前記文献の技術では、プロ
グラムの中間表現の中にコールカウンタ用のフラグを設
けることにより、手続きの呼び出し頻度を計測するよう
にしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
デバッグ支援機構では、手続き呼び出しのコールカウン
タをソフトウエアによって実現しており、呼び出し回数
を計測するためには、専用のユーティリティルーチン
（動作支援用のルーチン）を必要とする。そのため、次
のような問題が生じる。
デバッグ支援機構では、手続き呼び出しのコールカウン
タをソフトウエアによって実現しており、呼び出し回数
を計測するためには、専用のユーティリティルーチン
（動作支援用のルーチン）を必要とする。そのため、次
のような問題が生じる。
【０００４】（ａ）コールカウンタ操作のためのコード
が増加するうえ、その手続きが呼び出される度にそれが
実行されるため、オーバーヘッド（必要動作時間）が大
きい。
が増加するうえ、その手続きが呼び出される度にそれが
実行されるため、オーバーヘッド（必要動作時間）が大
きい。
【０００５】（ｂ）機械語など低レベルのデバッグには
適用できないため、その適用範囲が限定される。従っ
て、手続き呼び出しの実行時間を効率よく測定すること
が、困難であった。
適用できないため、その適用範囲が限定される。従っ
て、手続き呼び出しの実行時間を効率よく測定すること
が、困難であった。
【０００６】本発明は、前記従来技術が持っていた課題
として、手続き呼び出しの実行時間を効率よく測定する
ことが困難な点について解決したデバッグ支援機構を提
供するものである。
として、手続き呼び出しの実行時間を効率よく測定する
ことが困難な点について解決したデバッグ支援機構を提
供するものである。
【０００７】
【課題を解決するための手段】本発明は、ＣＰＵで実行
するプログラムのエラーの検出とそのエラーの是正を支
援するデバッグ支援機構において、手続き呼び出しの深
さを計測する手続きネストカウンタと、トレース例外を
発生させる条件を指定するトレース例外発生条件指定手
段と、前記手続きネストカウンタ及びトレース例外発生
条件指定手段の出力に基づき、手続き呼び出しあるいは
戻り命令実行時に呼び出しの深さによってトレース例外
発生の可否を決めるトレース例外検出手段とを、備えて
いる。
するプログラムのエラーの検出とそのエラーの是正を支
援するデバッグ支援機構において、手続き呼び出しの深
さを計測する手続きネストカウンタと、トレース例外を
発生させる条件を指定するトレース例外発生条件指定手
段と、前記手続きネストカウンタ及びトレース例外発生
条件指定手段の出力に基づき、手続き呼び出しあるいは
戻り命令実行時に呼び出しの深さによってトレース例外
発生の可否を決めるトレース例外検出手段とを、備えて
いる。
【０００８】
【作用】本発明によれば、以上のようにデバッグ支援機
構を構成したので、手続き呼び出し命令の実行回数、及
び呼び出された手続きの実行時間を測定するために、手
続きネストカウンタは、手続き呼び出しの深さを計測し
てその計測結果をトレース例外検出手段へ送る。更に、
トレース例外発生条件指定手段は、トレース例外検出手
段に対してトレース例外を発生させる条件を指定する。
すると、トレース例外検出手段は、手続き呼び出しある
いは戻り命令実行時に、呼び出しの深さによってトレー
ス例外発生の可否を決める。これにより、手続き呼び出
しの実行時間の効率のよい測定が行える。従って、前記
課題を解決できるのである。
構を構成したので、手続き呼び出し命令の実行回数、及
び呼び出された手続きの実行時間を測定するために、手
続きネストカウンタは、手続き呼び出しの深さを計測し
てその計測結果をトレース例外検出手段へ送る。更に、
トレース例外発生条件指定手段は、トレース例外検出手
段に対してトレース例外を発生させる条件を指定する。
すると、トレース例外検出手段は、手続き呼び出しある
いは戻り命令実行時に、呼び出しの深さによってトレー
ス例外発生の可否を決める。これにより、手続き呼び出
しの実行時間の効率のよい測定が行える。従って、前記
課題を解決できるのである。
【０００９】
【実施例】図１は、本発明の実施例を示すデバッグ支援
機構における要部構成図である。このデバッグ支援機構
は、ＣＰＵ１で実行するプログラムのエラーの検出とそ
のエラーの是正を支援するものであり、命令解読回路１
０及び例外検出回路２０を備えている。
機構における要部構成図である。このデバッグ支援機構
は、ＣＰＵ１で実行するプログラムのエラーの検出とそ
のエラーの是正を支援するものであり、命令解読回路１
０及び例外検出回路２０を備えている。
【００１０】命令解読回路１０は、ＣＰＵ１が実行する
プログラムを解読してその解読結果を例外検出回路２０
等へ与える回路であり、実行中の命令を保持する命令保
持レジスタ（ＣＯＤＥＲＥＧ）１１と、該命令保持レジ
スタ１１の内容を解読して制御信号ＩＮＳＴ−ＢＳＲ，
ＩＮＳＴ−ＢＳＲＣＣ，ＩＮＳＴ−ＲＥＴを例外検出回
路２０へ与える命令解読器１２とを、備えている。
プログラムを解読してその解読結果を例外検出回路２０
等へ与える回路であり、実行中の命令を保持する命令保
持レジスタ（ＣＯＤＥＲＥＧ）１１と、該命令保持レジ
スタ１１の内容を解読して制御信号ＩＮＳＴ−ＢＳＲ，
ＩＮＳＴ−ＢＳＲＣＣ，ＩＮＳＴ−ＲＥＴを例外検出回
路２０へ与える命令解読器１２とを、備えている。
【００１１】例外検出回路２０は、命令解読器１２の出
力等に基づき、手続き呼び出しあるいは戻り命令実行時
に、呼び出しの深さによってトレース例外発生の可否を
決める回路である。この例外検出回路２０には、手続き
呼び出しの深さを計測するためのインクリメント／デク
リメントが可能な３２ビットの手続きネストカウンタ
（ＳＲＮＣ）２１を備え、その出力側には零検出器２２
が接続されている。零検出器２２は、手続きネストカウ
ンタ２１の０検出を行い、それに応じた信号ＳＲＮＣＺ
ＥＲＯ（＝１）を出力する回路である。
力等に基づき、手続き呼び出しあるいは戻り命令実行時
に、呼び出しの深さによってトレース例外発生の可否を
決める回路である。この例外検出回路２０には、手続き
呼び出しの深さを計測するためのインクリメント／デク
リメントが可能な３２ビットの手続きネストカウンタ
（ＳＲＮＣ）２１を備え、その出力側には零検出器２２
が接続されている。零検出器２２は、手続きネストカウ
ンタ２１の０検出を行い、それに応じた信号ＳＲＮＣＺ
ＥＲＯ（＝１）を出力する回路である。
【００１２】また、この例外検出回路２０には、トレー
ス例外を発生させる条件を指定するトレース例外発生条
件指定手段、例えば３２ビットのトレース例外発生条件
指定レジスタ（ＴＥＣＲ）２３が設けられている。零検
出器２２及びトレース例外発生条件指定レジスタ２３の
出力側には、トレース例外検出手段であるトレース例外
検出回路２４が接続されている。トレース例外検出回路
２４は、零検出器２２の出力信号ＳＲＮＣＺＥＲＯ、ト
レース例外発生条件指定レジスタ２３の出力信号、命令
解読器１２の出力制御信号ＩＮＳＴ−ＢＳＲ，ＩＮＳＴ
−ＢＳＲＣＣ，ＩＮＳＴ−ＲＥＴ、演算の結果定まる条
件コードＣＣに基づき、トレース例外を発生させるか否
かを決定し、それに応じた信号ＥＲＣＥＸＰを出力する
回路である。
ス例外を発生させる条件を指定するトレース例外発生条
件指定手段、例えば３２ビットのトレース例外発生条件
指定レジスタ（ＴＥＣＲ）２３が設けられている。零検
出器２２及びトレース例外発生条件指定レジスタ２３の
出力側には、トレース例外検出手段であるトレース例外
検出回路２４が接続されている。トレース例外検出回路
２４は、零検出器２２の出力信号ＳＲＮＣＺＥＲＯ、ト
レース例外発生条件指定レジスタ２３の出力信号、命令
解読器１２の出力制御信号ＩＮＳＴ−ＢＳＲ，ＩＮＳＴ
−ＢＳＲＣＣ，ＩＮＳＴ−ＲＥＴ、演算の結果定まる条
件コードＣＣに基づき、トレース例外を発生させるか否
かを決定し、それに応じた信号ＥＲＣＥＸＰを出力する
回路である。
【００１３】次に、図１のデバッグ支援機構の動作を、
図２及び図３を参照しつつ説明する。図２は、ＣＰＵ１
で定義されている手続き呼び出し、戻り命令の一覧を示
す図である。図３は、トレース例外検出回路２４の論理
状態を示す図である。
図２及び図３を参照しつつ説明する。図２は、ＣＰＵ１
で定義されている手続き呼び出し、戻り命令の一覧を示
す図である。図３は、トレース例外検出回路２４の論理
状態を示す図である。
【００１４】このデバッグ支援機構は、ＣＰＵ１で実行
するプログラムのデバッグを支援する動作を行う。ここ
で、ＣＰＵ１で定義されている手続き呼び出し、戻り命
令は、図２（１）〜（３）に示すような内容になってい
る。
するプログラムのデバッグを支援する動作を行う。ここ
で、ＣＰＵ１で定義されている手続き呼び出し、戻り命
令は、図２（１）〜（３）に示すような内容になってい
る。
【００１５】即ち、図２（１）は、無条件に手続き呼び
出しを実行する命令ＢＳＲ、同図（２）は条件が満たさ
れたときに手続き呼び出しを実行する命令ＢＳＲＣＣ、
及び同図（３）は呼び出された手続きから呼び出された
場所へ戻る命令ＲＥＴである。
出しを実行する命令ＢＳＲ、同図（２）は条件が満たさ
れたときに手続き呼び出しを実行する命令ＢＳＲＣＣ、
及び同図（３）は呼び出された手続きから呼び出された
場所へ戻る命令ＲＥＴである。
【００１６】このような命令は、命令解読回路１０内の
命令保持レジスタ１１に保持され、そのレジスタ１１の
内容が命令解読器１２で解読され、該命令解読器１２が
次の３つの制御信号ＩＮＳＴ−ＢＳＲ，ＩＮＳＴ−ＢＳ
ＲＣＣ，ＩＮＳＴ−ＲＥＴをトレース例外検出回路２４
へ出力する。 （ｉ）命令が無条件手続き呼び出し命令である場合、制
御信号ＩＮＳＴ−ＢＳＲを１にする。 （ii）命令が条件付き手続き呼び出し命令である場合、
制御信号ＩＮＳＴ−ＢＳＲＣＣを１にする。 (iii) 命令が手続き戻り命令である場合、制御信号ＩＮ
ＳＴ−ＲＥＴを１にする。
命令保持レジスタ１１に保持され、そのレジスタ１１の
内容が命令解読器１２で解読され、該命令解読器１２が
次の３つの制御信号ＩＮＳＴ−ＢＳＲ，ＩＮＳＴ−ＢＳ
ＲＣＣ，ＩＮＳＴ−ＲＥＴをトレース例外検出回路２４
へ出力する。 （ｉ）命令が無条件手続き呼び出し命令である場合、制
御信号ＩＮＳＴ−ＢＳＲを１にする。 （ii）命令が条件付き手続き呼び出し命令である場合、
制御信号ＩＮＳＴ−ＢＳＲＣＣを１にする。 (iii) 命令が手続き戻り命令である場合、制御信号ＩＮ
ＳＴ−ＲＥＴを１にする。
【００１７】例外検出回路２０において、手続きネスト
カウンタ２１、及びトレース例外発生条件指定レジスタ
２３は、特殊レジスタであり、そのうち手続きネストカ
ウンタ２１は、命令ＢＳＲＣＣを実行し、条件が真であ
った場合、または命令ＢＳＲを実行した場合にインクリ
メント（＋１増分）される。命令ＲＥＴを実行したとき
には、デクリメント（−１減分）される。この手続きネ
ストカウンタ２１の０状態は、零検出器２２で検出さ
れ、その検出信号ＳＲＮＣＺＥＲＯ（＝１）がトレース
例外検出回路２４へ与えられる。
カウンタ２１、及びトレース例外発生条件指定レジスタ
２３は、特殊レジスタであり、そのうち手続きネストカ
ウンタ２１は、命令ＢＳＲＣＣを実行し、条件が真であ
った場合、または命令ＢＳＲを実行した場合にインクリ
メント（＋１増分）される。命令ＲＥＴを実行したとき
には、デクリメント（−１減分）される。この手続きネ
ストカウンタ２１の０状態は、零検出器２２で検出さ
れ、その検出信号ＳＲＮＣＺＥＲＯ（＝１）がトレース
例外検出回路２４へ与えられる。
【００１８】一方、トレース例外発生条件指定レジスタ
２３は、３２ビットのレジスタであり、その各ビット
が、次の（ａ）〜（ｅ）のように割当てられる。なお、
このレジスタ２３の５〜３１ビットは未使用状態であ
る。
２３は、３２ビットのレジスタであり、その各ビット
が、次の（ａ）〜（ｅ）のように割当てられる。なお、
このレジスタ２３の５〜３１ビットは未使用状態であ
る。
【００１９】（ａ）ビット０ １；無条件手続き呼び出し命令ＢＳＲを実行したときに
例外を発生する。 ０；無条件手続き呼び出し命令ＢＳＲを実行しても例外
を発生させない。 （ｂ）ビット１ １；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が真であったときに例外を発生する。 ０；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が真であっても例外を発生させない。
例外を発生する。 ０；無条件手続き呼び出し命令ＢＳＲを実行しても例外
を発生させない。 （ｂ）ビット１ １；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が真であったときに例外を発生する。 ０；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が真であっても例外を発生させない。
【００２０】（ｃ）ビット２ １；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が偽であったときに例外を発生する。 ０；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が偽であっても例外を発生させない。
かつ条件が偽であったときに例外を発生する。 ０；条件付き手続き呼び出し命令ＢＳＲＣＣを実行し、
かつ条件が偽であっても例外を発生させない。
【００２１】（ｄ）ビット３ １；手続き戻り命令ＲＥＴを実行したときに例外を発生
する。 ０；手続き戻り命令ＲＥＴを実行しても例外を発生させ
ない。 以下に示すビットは、ビット０から３までの付加条件と
なる。
する。 ０；手続き戻り命令ＲＥＴを実行しても例外を発生させ
ない。 以下に示すビットは、ビット０から３までの付加条件と
なる。
【００２２】（ｅ）ビット４ １；手続きネストカウンタの値が０になったとき例外を
発生させる。 ０；手続きネストカウンタの値のいかんによらず例外を
発生させない。 例えば、ビット４とビット３がセットされていた場合、
例外の発生条件は“手続き戻り命令を実行し”かつ“手
続きネストカウンタの値が０”となる。
発生させる。 ０；手続きネストカウンタの値のいかんによらず例外を
発生させない。 例えば、ビット４とビット３がセットされていた場合、
例外の発生条件は“手続き戻り命令を実行し”かつ“手
続きネストカウンタの値が０”となる。
【００２３】このレジスタ２３の出力がトレース例外検
出回路２４へ与えられる。トレース例外検出回路２４
は、図３に示すような論理図に従い、ＴＥＲＣ＜４＞が
１の場合と０の場合、例外を発生させるかどうかを決定
し、例外を発生させる場合は出力信号ＥＲＣＥＸＰを１
にする。
出回路２４へ与えられる。トレース例外検出回路２４
は、図３に示すような論理図に従い、ＴＥＲＣ＜４＞が
１の場合と０の場合、例外を発生させるかどうかを決定
し、例外を発生させる場合は出力信号ＥＲＣＥＸＰを１
にする。
【００２４】以上のように、本実施例の計測機構を活用
することにより、プログラムのネックポイントを効率よ
く検出することが可能となる。例えば、あるプログラム
で最も頻繁に呼ばれている手続き呼び出し（サブルーチ
ン）を検出するためには、手続き呼び出し命令実行時
に、トレース例外検出回路２４から例外を発生させ、呼
び出された回数を計測すればよい。
することにより、プログラムのネックポイントを効率よ
く検出することが可能となる。例えば、あるプログラム
で最も頻繁に呼ばれている手続き呼び出し（サブルーチ
ン）を検出するためには、手続き呼び出し命令実行時
に、トレース例外検出回路２４から例外を発生させ、呼
び出された回数を計測すればよい。
【００２５】また、手続きの実行時間を計測する場合
は、サブルーチンネストカウンタを使用することによ
り、効率よく行える。ある手続きが呼び出され、トレー
ス例外が発生したとき、サブルーチンネストカウンタに
１をセットする。トレース例外発生条件指定レジスタ２
３のビット３とビット４に１をセットし、他のビットに
は０をセットする。これにより、トレース例外検出回路
２４からトレース例外が発生する条件は、“手続き戻り
命令を実行し”かつ“手続きネストカウンタ２１の値が
０になったとき”となる。そのため、この手続きを呼び
出したルーチンへ戻る命令を実行するまで、トレース例
外検出回路２４からトレース例外が発生しない。従っ
て、何等のオーバーヘッドもなく、手続き呼び出しの実
行時間を効率よく計測することができる。
は、サブルーチンネストカウンタを使用することによ
り、効率よく行える。ある手続きが呼び出され、トレー
ス例外が発生したとき、サブルーチンネストカウンタに
１をセットする。トレース例外発生条件指定レジスタ２
３のビット３とビット４に１をセットし、他のビットに
は０をセットする。これにより、トレース例外検出回路
２４からトレース例外が発生する条件は、“手続き戻り
命令を実行し”かつ“手続きネストカウンタ２１の値が
０になったとき”となる。そのため、この手続きを呼び
出したルーチンへ戻る命令を実行するまで、トレース例
外検出回路２４からトレース例外が発生しない。従っ
て、何等のオーバーヘッドもなく、手続き呼び出しの実
行時間を効率よく計測することができる。
【００２６】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。例えば、図１において、手続
きネストカウンタ２１及びトレース例外発生条件指定レ
ジスタ２３のビット数を任意のビット数にしたり、その
レジスタ２３を他の回路のトレース例外発生条件指定手
段で構成してもよい。また、トレース例外検出回路２４
は、個別回路で構成する以外に、ＣＰＵ１のプログラム
制御等といった他のトレース例外検出手段で構成しても
よい。更に、計測機構の高精度化を図るために、他のレ
ジスタやフラグ等といった種々の回路を図１のデバッグ
支援機構に付加することも可能である。
種々の変形が可能である。例えば、図１において、手続
きネストカウンタ２１及びトレース例外発生条件指定レ
ジスタ２３のビット数を任意のビット数にしたり、その
レジスタ２３を他の回路のトレース例外発生条件指定手
段で構成してもよい。また、トレース例外検出回路２４
は、個別回路で構成する以外に、ＣＰＵ１のプログラム
制御等といった他のトレース例外検出手段で構成しても
よい。更に、計測機構の高精度化を図るために、他のレ
ジスタやフラグ等といった種々の回路を図１のデバッグ
支援機構に付加することも可能である。
【００２７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、手続きネストカウンタ、トレース例外発生条件指
定手段、及びトレース例外検出手段を設けたので、手続
き呼び出しの深さによって例外発生の可否を制御でき、
それによって手続き呼び出し命令の実行回数、及び呼び
出された手続きの実行時間を測定できる。従って、プロ
グラムのネックポイントである手続き呼び出しの実行時
間を効率よく測定できる。
れば、手続きネストカウンタ、トレース例外発生条件指
定手段、及びトレース例外検出手段を設けたので、手続
き呼び出しの深さによって例外発生の可否を制御でき、
それによって手続き呼び出し命令の実行回数、及び呼び
出された手続きの実行時間を測定できる。従って、プロ
グラムのネックポイントである手続き呼び出しの実行時
間を効率よく測定できる。
【図１】本発明の実施例を示すデバッグ支援機構の要部
構成図である。
構成図である。
【図２】ＣＰＵで定義されている手続き呼び出し、戻り
命令の一覧を示す図である。
命令の一覧を示す図である。
【図３】トレース例外検出回路の論理状態を示す図であ
る。
る。
１ ＣＰＵ １０ 命令解読回路 ２０ 例外検出回路 ２１ 手続きネストカウカタ ２３ トレース例外発生条件指定レジスタ ２４ トレース例外検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 研児 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (1)
- 【請求項１】 中央処理装置で実行するプログラムのエ
ラーの検出とそのエラーの是正を支援するデバッグ支援
機構において、 手続き呼び出しの深さを計測する手続きネストカウンタ
と、トレース例外を発生させる条件を指定するトレース
例外発生条件指定手段と、前記手続きネストカウンタ及
びトレース例外発生条件指定手段の出力に基づき、手続
き呼び出しあるいは戻り命令実行時に呼び出しの深さに
よってトレース例外発生の可否を決めるトレース例外検
出手段とを、備えたことを特徴とするデバッグ支援機
構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259464A JPH05100896A (ja) | 1991-10-07 | 1991-10-07 | デバツグ支援機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259464A JPH05100896A (ja) | 1991-10-07 | 1991-10-07 | デバツグ支援機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100896A true JPH05100896A (ja) | 1993-04-23 |
Family
ID=17334438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259464A Withdrawn JPH05100896A (ja) | 1991-10-07 | 1991-10-07 | デバツグ支援機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100896A (ja) |
-
1991
- 1991-10-07 JP JP3259464A patent/JPH05100896A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6681280B1 (en) | Interrupt control apparatus and method separately holding respective operation information of a processor preceding a normal or a break interrupt | |
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US7376820B2 (en) | Information processing unit, and exception processing method for specific application-purpose operation instruction | |
| KR100267410B1 (ko) | 정보 처리 장치 및 이의 인터럽트 신호 발생 방법 | |
| US6654877B1 (en) | System and method for selectively executing computer code | |
| US7620802B2 (en) | Instruction execution device, debugging method, debugging device, and debugging program | |
| US20090013313A1 (en) | Debug device, debug method, and program | |
| JPH05100896A (ja) | デバツグ支援機構 | |
| US20050050524A1 (en) | Generating software test information | |
| JPH05100902A (ja) | デバツグ支援機構 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| US9600284B2 (en) | Computer program instruction analysis | |
| JP2646957B2 (ja) | キャッシュ内蔵マイクロプロセッサ及びそのトレースシステム | |
| JP2616542B2 (ja) | 疑似障害発生システム | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH02191046A (ja) | プログラムの追跡方式 | |
| JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
| JPS63104151A (ja) | トレ−ス機能付きマイクロプロセサ | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH02126341A (ja) | 中央処理装置 | |
| JPH03262039A (ja) | 例外処理回路 | |
| JPH04306741A (ja) | 未定義変数検出装置 | |
| JPH0546434A (ja) | プログラムデバツグ方式 | |
| JPH10320231A (ja) | デバッグ装置 | |
| JPH11242613A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |