JPH05128214A - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPH05128214A JPH05128214A JP3319805A JP31980591A JPH05128214A JP H05128214 A JPH05128214 A JP H05128214A JP 3319805 A JP3319805 A JP 3319805A JP 31980591 A JP31980591 A JP 31980591A JP H05128214 A JPH05128214 A JP H05128214A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- wiring
- net
- input terminal
- relay point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 クロックスキュウの小さい回路制約を満足す
るクロックネットの配線結果を自動的に得る。 【構成】 クロックネット検出手段１０３は指定された
クロックスキュウを小さくする必要のあるクロックネッ
トを検出し、クロックネット分解手段１０４は検出され
たクロックネットの論理接続情報１０９をもとにクロッ
クネット内の端子をクロック出力端子およびクロック入
力端子群に分解し、クロック入力端子群配線手段１０５
は分解されたクロックネット内のクロック入力端子群の
配線をクロック出力端子との配線に先立って行い、中継
点検出手段１０６はクロック入力端子群間の配線経路上
の各クロック入力端子までの距離のばらつきが最も小さ
くなる中継点を求め、クロック出力端子中継点間配線手
段１０７は分解されたクロックネット内のクロック出力
端子と求められた中継点との配線を行う。
るクロックネットの配線結果を自動的に得る。 【構成】 クロックネット検出手段１０３は指定された
クロックスキュウを小さくする必要のあるクロックネッ
トを検出し、クロックネット分解手段１０４は検出され
たクロックネットの論理接続情報１０９をもとにクロッ
クネット内の端子をクロック出力端子およびクロック入
力端子群に分解し、クロック入力端子群配線手段１０５
は分解されたクロックネット内のクロック入力端子群の
配線をクロック出力端子との配線に先立って行い、中継
点検出手段１０６はクロック入力端子群間の配線経路上
の各クロック入力端子までの距離のばらつきが最も小さ
くなる中継点を求め、クロック出力端子中継点間配線手
段１０７は分解されたクロックネット内のクロック出力
端子と求められた中継点との配線を行う。
Description
【０００１】
【産業上の利用分野】本発明は配線処理方式に関し、特
に大規模集積回路，プリント配線板等の配線処理方式に
関する。
に大規模集積回路，プリント配線板等の配線処理方式に
関する。
【０００２】
【従来の技術】従来、この種の配線処理方式では、クロ
ック系のネット接続（以下、クロックネットという）の
クロックスキュウを意識することなく端子間の接続関係
を表す論理接続情報のみに基づいて配線処理を行うのが
一般的であった。クロックスキュウを低減する（意識す
る）必要がある場合には、他のネットの配線に先立って
クロックネットの配線経路を人手で作成する等していた
（参考文献：樹下行三編，「論理装置のＣＡＤ」，情報
処理学会，昭和５６年３月２０日発行）。
ック系のネット接続（以下、クロックネットという）の
クロックスキュウを意識することなく端子間の接続関係
を表す論理接続情報のみに基づいて配線処理を行うのが
一般的であった。クロックスキュウを低減する（意識す
る）必要がある場合には、他のネットの配線に先立って
クロックネットの配線経路を人手で作成する等していた
（参考文献：樹下行三編，「論理装置のＣＡＤ」，情報
処理学会，昭和５６年３月２０日発行）。
【０００３】図２は、ブロック２０１〜２０８，各ブロ
ック２０１〜２０８の入力端子Ｈ０１〜Ｈ０８，各ブロ
ック２０１〜２０８の出力端子Ｎ０１〜Ｎ０８およびネ
ット２０９から構成される論理接続関係の一例を示す図
である。ここで、ブロック２０１がクロックドライバを
表しており、ネット２０９がスキュウを小さくする必要
のある制約の厳しいクロックネットを表している。
ック２０１〜２０８の入力端子Ｈ０１〜Ｈ０８，各ブロ
ック２０１〜２０８の出力端子Ｎ０１〜Ｎ０８およびネ
ット２０９から構成される論理接続関係の一例を示す図
である。ここで、ブロック２０１がクロックドライバを
表しており、ネット２０９がスキュウを小さくする必要
のある制約の厳しいクロックネットを表している。
【０００４】図３は、自動配置プログラム等によって図
２中のブロック２０１〜２０８が配置された例を示す図
である。ここでは、簡単のためにブロック２０１〜２０
８の物理的な大きさは同じであるものとする。
２中のブロック２０１〜２０８が配置された例を示す図
である。ここでは、簡単のためにブロック２０１〜２０
８の物理的な大きさは同じであるものとする。
【０００５】従来の配線処理方式では、図３中のブロッ
ク２０１〜２０８間を図２中のクロックネット２０９内
の各端子についてクロック出力端子Ｎ０１およびクロッ
ク入力端子Ｈ０２〜Ｈ０８を意識をしないで、例えば最
短経路で配線することにより、図４に示すような配線経
路２１０を得る。図４中の１桝の縦横の長さがともに１
であるとすると、この配線結果では、クロック出力端子
Ｎ０１からブロック２０３のクロック入力端子Ｈ０３に
至る最短のパスのパス長は１４、クロック出力端子Ｎ０
１からブロック２０５のクロック入力端子Ｈ０５，ブロ
ック２０６のクロック入力端子Ｈ０６，ブロック２０７
のクロック入力端子Ｈ０７およびブロック２０８のクロ
ック入力端子Ｈ０８に至る最長のパスのパス長はそれぞ
れ２６となる。したがって、これらパスの遅延時間の近
似値は、それぞれ１４αおよび２６α（αは定数）で求
められ、その差がクロックスキュウであるので、１２α
となる。スキュウ制限が激しい場合には、このクロック
スキュウの値は必ずしも満足のゆくものとはならない。
ク２０１〜２０８間を図２中のクロックネット２０９内
の各端子についてクロック出力端子Ｎ０１およびクロッ
ク入力端子Ｈ０２〜Ｈ０８を意識をしないで、例えば最
短経路で配線することにより、図４に示すような配線経
路２１０を得る。図４中の１桝の縦横の長さがともに１
であるとすると、この配線結果では、クロック出力端子
Ｎ０１からブロック２０３のクロック入力端子Ｈ０３に
至る最短のパスのパス長は１４、クロック出力端子Ｎ０
１からブロック２０５のクロック入力端子Ｈ０５，ブロ
ック２０６のクロック入力端子Ｈ０６，ブロック２０７
のクロック入力端子Ｈ０７およびブロック２０８のクロ
ック入力端子Ｈ０８に至る最長のパスのパス長はそれぞ
れ２６となる。したがって、これらパスの遅延時間の近
似値は、それぞれ１４αおよび２６α（αは定数）で求
められ、その差がクロックスキュウであるので、１２α
となる。スキュウ制限が激しい場合には、このクロック
スキュウの値は必ずしも満足のゆくものとはならない。
【０００６】
【発明が解決しようとする課題】上述した従来の配線処
理方式では、論理接続情報のみに基づいて配線を行うよ
うになっていたので、スキュウに制約のあるクロックネ
ットのクロックスキュウが大きくなって制約を満足しな
くなり、回路が正常に動作しなくなる場合が生じるとい
う欠点がある。
理方式では、論理接続情報のみに基づいて配線を行うよ
うになっていたので、スキュウに制約のあるクロックネ
ットのクロックスキュウが大きくなって制約を満足しな
くなり、回路が正常に動作しなくなる場合が生じるとい
う欠点がある。
【０００７】さらに、クロックスキュウを低減する必要
があるクロックネットの配線経路を人手で作成する場合
にも、その作業は多大な工数を必要とするという欠点が
ある。特に、回路の大規模化に伴い、それらのクロック
ネットも増加する傾向にあるため、その工数もそれにつ
れて急激に増加している状況にある。
があるクロックネットの配線経路を人手で作成する場合
にも、その作業は多大な工数を必要とするという欠点が
ある。特に、回路の大規模化に伴い、それらのクロック
ネットも増加する傾向にあるため、その工数もそれにつ
れて急激に増加している状況にある。
【０００８】本発明の目的は、上述の点に鑑み、指定さ
れたクロックネットに関してクロック入力端子間の配線
を先に行い、その配線経路とクロック出力端子との配線
をクロックスキュウが最も小さくなるように行うことに
より、クロックスキュウの小さい回路制約を満足するク
ロックネットの配線結果を自動的に得ることができるよ
うにした配線処理方式を提供することにある。
れたクロックネットに関してクロック入力端子間の配線
を先に行い、その配線経路とクロック出力端子との配線
をクロックスキュウが最も小さくなるように行うことに
より、クロックスキュウの小さい回路制約を満足するク
ロックネットの配線結果を自動的に得ることができるよ
うにした配線処理方式を提供することにある。
【０００９】
【課題を解決するための手段】本発明の配線処理方式
は、大規模集積回路，プリント配線板等の配線処理方式
において、指定されたスキュウを小さくする必要のある
クロックネットを検出するクロックネット検出手段と、
このクロックネット検出手段によって検出されたクロッ
クネットの論理接続情報をもとにクロックネット内の端
子をクロック出力端子およびクロック入力端子群に分解
するクロックネット分解手段と、このクロックネット分
解手段によって分解されたクロックネット内のクロック
入力端子群の配線をクロック出力端子との配線に先立っ
て行うクロック入力端子群配線手段と、このクロック入
力端子群配線手段により配線されたクロック入力端子群
間の配線経路上の点でその点から各クロック入力端子ま
での配線経路上での距離のばらつきが最も小さくなる中
継点を求める中継点検出手段と、前記クロックネット分
解手段によって分解されたクロックネット内のクロック
出力端子と前記中継点検出手段により求められた中継点
との配線を行うクロック出力端子中継点間配線手段とを
有する。
は、大規模集積回路，プリント配線板等の配線処理方式
において、指定されたスキュウを小さくする必要のある
クロックネットを検出するクロックネット検出手段と、
このクロックネット検出手段によって検出されたクロッ
クネットの論理接続情報をもとにクロックネット内の端
子をクロック出力端子およびクロック入力端子群に分解
するクロックネット分解手段と、このクロックネット分
解手段によって分解されたクロックネット内のクロック
入力端子群の配線をクロック出力端子との配線に先立っ
て行うクロック入力端子群配線手段と、このクロック入
力端子群配線手段により配線されたクロック入力端子群
間の配線経路上の点でその点から各クロック入力端子ま
での配線経路上での距離のばらつきが最も小さくなる中
継点を求める中継点検出手段と、前記クロックネット分
解手段によって分解されたクロックネット内のクロック
出力端子と前記中継点検出手段により求められた中継点
との配線を行うクロック出力端子中継点間配線手段とを
有する。
【００１０】
【作用】本発明の配線処理方式では、クロックネット検
出手段が指定されたスキュウを小さくする必要のあるク
ロックネットを検出し、クロックネット分解手段がクロ
ックネット検出手段によって検出されたクロックネット
の論理接続情報をもとにクロックネット内の端子をクロ
ック出力端子およびクロック入力端子群に分解し、クロ
ック入力端子群配線手段がクロックネット分解手段によ
って分解されたクロックネット内のクロック入力端子群
の配線をクロック出力端子との配線に先立って行い、中
継点検出手段がクロック入力端子群配線手段により配線
されたクロック入力端子群間の配線経路上の点でその点
から各クロック入力端子までの配線経路上での距離のば
らつきが最も小さくなる中継点を求め、クロック出力端
子中継点間配線手段がクロックネット分解手段によって
分解されたクロックネット内のクロック出力端子と中継
点検出手段により求められた中継点との配線を行う。
出手段が指定されたスキュウを小さくする必要のあるク
ロックネットを検出し、クロックネット分解手段がクロ
ックネット検出手段によって検出されたクロックネット
の論理接続情報をもとにクロックネット内の端子をクロ
ック出力端子およびクロック入力端子群に分解し、クロ
ック入力端子群配線手段がクロックネット分解手段によ
って分解されたクロックネット内のクロック入力端子群
の配線をクロック出力端子との配線に先立って行い、中
継点検出手段がクロック入力端子群配線手段により配線
されたクロック入力端子群間の配線経路上の点でその点
から各クロック入力端子までの配線経路上での距離のば
らつきが最も小さくなる中継点を求め、クロック出力端
子中継点間配線手段がクロックネット分解手段によって
分解されたクロックネット内のクロック出力端子と中継
点検出手段により求められた中継点との配線を行う。
【００１１】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１２】図１は、本発明の一実施例に係る配線処理
方式の構成を示すブロック図である。本実施例の配線処
理方式は、配線処理の全体を制御する制御手段１０１
と、ブロック間の接続情報およびブロックの配置結果を
反映した配線領域を入力する入力手段１０２と、クロッ
クドライバの名称の指定あるいはネット名の指定等によ
って指定されたスキュウを小さくする必要のあるクロッ
クネットを検出するクロックネット検出手段１０３と、
クロックネット検出手段１０３によって検出されたクロ
ックネットの論理接続情報をもとにクロックネット内の
端子をクロックドライバのクロック出力端子とＦ／Ｆ
（フリップフロップ）等のクロック入力端子群とに分解
するクロックネット分解手段１０４と、クロックネット
分解手段１０４によって分解されたクロックネット内の
各端子のうちのクロック入力端子群の配線をクロック出
力端子との配線に先立って行うクロック入力端子群配線
手段１０５と、クロック入力端子群配線手段１０５によ
り求められたクロック入力端子群間の配線経路上の点で
その点から各クロック入力端子までの配線経路上での距
離のばらつきが最も小さくなる中継点を求める中継点検
出手段１０６と、クロックネット分解手段１０４によっ
て分解されたクロックネット内のクロック出力端子と中
継点検出手段１０６により求められた中継点との配線を
行うクロック出力端子中継点間配線手段１０７と、配線
結果を出力する出力手段１０８と、論理接続情報１０９
と、クロックネット指定情報１１０と、配線領域情報１
１１とから構成されている。
方式の構成を示すブロック図である。本実施例の配線処
理方式は、配線処理の全体を制御する制御手段１０１
と、ブロック間の接続情報およびブロックの配置結果を
反映した配線領域を入力する入力手段１０２と、クロッ
クドライバの名称の指定あるいはネット名の指定等によ
って指定されたスキュウを小さくする必要のあるクロッ
クネットを検出するクロックネット検出手段１０３と、
クロックネット検出手段１０３によって検出されたクロ
ックネットの論理接続情報をもとにクロックネット内の
端子をクロックドライバのクロック出力端子とＦ／Ｆ
（フリップフロップ）等のクロック入力端子群とに分解
するクロックネット分解手段１０４と、クロックネット
分解手段１０４によって分解されたクロックネット内の
各端子のうちのクロック入力端子群の配線をクロック出
力端子との配線に先立って行うクロック入力端子群配線
手段１０５と、クロック入力端子群配線手段１０５によ
り求められたクロック入力端子群間の配線経路上の点で
その点から各クロック入力端子までの配線経路上での距
離のばらつきが最も小さくなる中継点を求める中継点検
出手段１０６と、クロックネット分解手段１０４によっ
て分解されたクロックネット内のクロック出力端子と中
継点検出手段１０６により求められた中継点との配線を
行うクロック出力端子中継点間配線手段１０７と、配線
結果を出力する出力手段１０８と、論理接続情報１０９
と、クロックネット指定情報１１０と、配線領域情報１
１１とから構成されている。
【００１３】次に、このように構成された本実施例の配
線処理方式の動作について説明する。なお、ここでは、
図２に示すような論理接続関係において、ネット２０９
がクロックドライバであるブロック２０１のクロック出
力端子Ｎ０１からブロック２０２〜２０８のそれぞれの
クロック入力端子Ｈ０２〜Ｈ０８までの配線長の差を小
さくする必要のあるスキュウの制限の厳しいクロックネ
ットである場合を例にして説明する。
線処理方式の動作について説明する。なお、ここでは、
図２に示すような論理接続関係において、ネット２０９
がクロックドライバであるブロック２０１のクロック出
力端子Ｎ０１からブロック２０２〜２０８のそれぞれの
クロック入力端子Ｈ０２〜Ｈ０８までの配線長の差を小
さくする必要のあるスキュウの制限の厳しいクロックネ
ットである場合を例にして説明する。
【００１４】自動配置プログラム等によって、図２中の
ブロック２０１〜２０８が図３に示すように配置された
とする。ここでは、簡単のため、ブロック２０１〜２０
８の物理的な大きさは同じであるものとする。
ブロック２０１〜２０８が図３に示すように配置された
とする。ここでは、簡単のため、ブロック２０１〜２０
８の物理的な大きさは同じであるものとする。
【００１５】クロックドライバの名称の指定あるいはネ
ット名の指定等によってクロックスキュウを小さくする
必要のあるクロックネットが指定されると、クロックネ
ット検出手段１０３は、クロックネット２０９を検出す
る。
ット名の指定等によってクロックスキュウを小さくする
必要のあるクロックネットが指定されると、クロックネ
ット検出手段１０３は、クロックネット２０９を検出す
る。
【００１６】次に、クロックネット分解手段１０４は、
クロックネット２０９をクロックドライバ２０１のクロ
ック出力端子Ｎ０１と、ブロック２０２〜２０８のそれ
ぞれのクロック入力端子Ｈ０２〜Ｈ０８の集合とに分解
する。
クロックネット２０９をクロックドライバ２０１のクロ
ック出力端子Ｎ０１と、ブロック２０２〜２０８のそれ
ぞれのクロック入力端子Ｈ０２〜Ｈ０８の集合とに分解
する。
【００１７】続いて、クロック入力端子群配線手段１０
５は、分解されたクロックネット２０９内の各端子のう
ちのクロック入力端子Ｈ０２〜Ｈ０８の集合間の配線を
実行し、図５に示すような配線経路２１１を求める。こ
の例では、各クロック入力端子Ｈ０２〜Ｈ０８間を最短
経路で配線している。
５は、分解されたクロックネット２０９内の各端子のう
ちのクロック入力端子Ｈ０２〜Ｈ０８の集合間の配線を
実行し、図５に示すような配線経路２１１を求める。こ
の例では、各クロック入力端子Ｈ０２〜Ｈ０８間を最短
経路で配線している。
【００１８】次に、中継点検出手段１０６は、与えられ
た配線経路２１１上でクロック入力端子Ｈ０２〜Ｈ０８
のそれぞれとの距離のばらつきが最小となるような中継
点２１２を検出する。図５の例では、ばらつきが０とな
る点が中継点として求められている。
た配線経路２１１上でクロック入力端子Ｈ０２〜Ｈ０８
のそれぞれとの距離のばらつきが最小となるような中継
点２１２を検出する。図５の例では、ばらつきが０とな
る点が中継点として求められている。
【００１９】続いて、クロック出力端子中継点間配線手
段１０７は、クロックドライバ２０１のクロック出力端
子Ｎ０１と中継点２１２との配線を行い、このときクロ
ックネット２０９の配線が完結し、図６に示すような目
的とするクロックネット２０９のクロックスキュウの小
さい配線経路２１３を得る。この配線結果では、クロッ
ク出力端子Ｎ０１からブロック２０２〜２０８のすべて
のクロック入力端子Ｈ０２〜Ｈ０８に至るパスのパス長
は２６で等長であり、その遅延時間の近似値はすべて２
６αとなるので、クロックスキュウは０となっている。
段１０７は、クロックドライバ２０１のクロック出力端
子Ｎ０１と中継点２１２との配線を行い、このときクロ
ックネット２０９の配線が完結し、図６に示すような目
的とするクロックネット２０９のクロックスキュウの小
さい配線経路２１３を得る。この配線結果では、クロッ
ク出力端子Ｎ０１からブロック２０２〜２０８のすべて
のクロック入力端子Ｈ０２〜Ｈ０８に至るパスのパス長
は２６で等長であり、その遅延時間の近似値はすべて２
６αとなるので、クロックスキュウは０となっている。
【００２０】
【発明の効果】以上説明したように本発明は、指定され
たクロックネットに関してクロック入力端子間の配線を
先に行い、その配線経路とクロック出力端子との配線を
クロックスキュウが最も小さくなるように行うことによ
り、クロックスキュウの小さい回路制約を満足するクロ
ックネットの配線結果を自動的に得ることができるとい
う効果がある。すなわち、今後の回路の高速化に伴うク
ロック周期の短縮に不可欠なクロックスキュウの低減が
図れるという効果がある。
たクロックネットに関してクロック入力端子間の配線を
先に行い、その配線経路とクロック出力端子との配線を
クロックスキュウが最も小さくなるように行うことによ
り、クロックスキュウの小さい回路制約を満足するクロ
ックネットの配線結果を自動的に得ることができるとい
う効果がある。すなわち、今後の回路の高速化に伴うク
ロック周期の短縮に不可欠なクロックスキュウの低減が
図れるという効果がある。
【００２１】さらに、回路の大規模化に伴い増加する傾
向にあるクロックスキュウを低減する必要があるクロッ
クネットの配線経路を人手で作成する場合の工数をなく
すことができるという効果がある。
向にあるクロックスキュウを低減する必要があるクロッ
クネットの配線経路を人手で作成する場合の工数をなく
すことができるという効果がある。
【図１】本発明の一実施例に係る配線処理方式の構成を
示すブロック図である。
示すブロック図である。
【図２】本実施例の配線処理方式において処理されるブ
ロック，入力端子，出力端子およびネットから構成され
る論理接続関係の一例を示す図である。
ロック，入力端子，出力端子およびネットから構成され
る論理接続関係の一例を示す図である。
【図３】本実施例の配線処理方式を適用するにあたって
自動配置プログラム等によってブロックが配置された一
例を示す図である。
自動配置プログラム等によってブロックが配置された一
例を示す図である。
【図４】従来の配線処理方式を用いてクロックネット内
の各端子についてクロック出力端子およびクロック入力
端子を意識をしないで最短経路で配線して得られた配線
経路の一例を示す図である。
の各端子についてクロック出力端子およびクロック入力
端子を意識をしないで最短経路で配線して得られた配線
経路の一例を示す図である。
【図５】本実施例の配線処理方式において図１中のクロ
ック入力端子群配線手段により配線されたクロックネッ
ト内のクロック入力端子群間の配線経路の一例を示す図
である。
ック入力端子群配線手段により配線されたクロックネッ
ト内のクロック入力端子群間の配線経路の一例を示す図
である。
【図６】本実施例の配線処理方式により得られた目的と
するクロックネットのクロックスキュウの小さい配線経
路の一例を示す図である。
するクロックネットのクロックスキュウの小さい配線経
路の一例を示す図である。
１０１ 制御手段 １０２ 入力手段 １０３ クロックネット検出手段 １０４ クロックネット分解手段 １０５ クロック入力端子群配線手段 １０６ 中継点検出手段 １０７ クロック出力端子中継点間配線手段 １０８ 出力手段 １０９ 論理接続情報 １１０ クロックネット指定情報 １１１ 配線領域情報 ２０１〜２０８ ブロック ２１０〜２１２ 配線経路 Ｈ０１〜Ｈ０８ 入力端子 Ｎ０１〜Ｎ０８ 出力端子
Claims (1)
- 【請求項１】 大規模集積回路，プリント配線板等の配
線処理方式において、 指定されたスキュウを小さくする必要のあるクロックネ
ットを検出するクロックネット検出手段と、 このクロックネット検出手段によって検出されたクロッ
クネットの論理接続情報をもとにクロックネット内の端
子をクロック出力端子およびクロック入力端子群に分解
するクロックネット分解手段と、 このクロックネット分解手段によって分解されたクロッ
クネット内のクロック入力端子群の配線をクロック出力
端子との配線に先立って行うクロック入力端子群配線手
段と、 このクロック入力端子群配線手段により配線されたクロ
ック入力端子群間の配線経路上の点でその点から各クロ
ック入力端子までの配線経路上での距離のばらつきが最
も小さくなる中継点を求める中継点検出手段と、 前記クロックネット分解手段によって分解されたクロッ
クネット内のクロック出力端子と前記中継点検出手段に
より求められた中継点との配線を行うクロック出力端子
中継点間配線手段とを有することを特徴とする配線処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319805A JPH05128214A (ja) | 1991-11-07 | 1991-11-07 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319805A JPH05128214A (ja) | 1991-11-07 | 1991-11-07 | 配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128214A true JPH05128214A (ja) | 1993-05-25 |
Family
ID=18114394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3319805A Pending JPH05128214A (ja) | 1991-11-07 | 1991-11-07 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07141860A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | シンクロナスｄｒａｍメモリモジュール |
| US6223328B1 (en) | 1996-12-03 | 2001-04-24 | Fujitsu, Limited | Wire processing method, wire processing equipment, and recording medium for wire processing program used in designing a large scale integrated circuit |
-
1991
- 1991-11-07 JP JP3319805A patent/JPH05128214A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07141860A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | シンクロナスｄｒａｍメモリモジュール |
| US6223328B1 (en) | 1996-12-03 | 2001-04-24 | Fujitsu, Limited | Wire processing method, wire processing equipment, and recording medium for wire processing program used in designing a large scale integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01166261A (ja) | 半導体集積回路の設計方式 | |
| JPH05128214A (ja) | 配線処理方式 | |
| JP2790154B2 (ja) | 配線処理方式 | |
| JPH064621A (ja) | 配線処理方式 | |
| JPH06215071A (ja) | クロック配線設計装置 | |
| JP3560451B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP2921294B2 (ja) | レイアウト設計方法 | |
| JPH0561940A (ja) | ブロツクの配置処理方式 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JPH05303609A (ja) | 設計変更方式 | |
| JPH0528223A (ja) | 配置処理方式 | |
| JPS63155740A (ja) | 配線処理方式 | |
| JPS62247464A (ja) | 配線切断位置決定処理方式 | |
| JPH05235167A (ja) | 自動配線方式 | |
| JPH05120377A (ja) | 概略経路決定処理方式 | |
| JPH07296019A (ja) | 配線経路決定方式 | |
| JPH05121545A (ja) | 集積回路レイアウトパターン発生装置 | |
| JPH05120380A (ja) | 配線処理方式 | |
| JPH0696156A (ja) | 遅延時間計算装置 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPS635473A (ja) | 再配線処理方式 | |
| JPH1050848A (ja) | 集積回路の配置配線設計方法 | |
| JPH103485A (ja) | 配線処理装置 |