JPH06215071A - クロック配線設計装置 - Google Patents
クロック配線設計装置Info
- Publication number
- JPH06215071A JPH06215071A JP5004474A JP447493A JPH06215071A JP H06215071 A JPH06215071 A JP H06215071A JP 5004474 A JP5004474 A JP 5004474A JP 447493 A JP447493 A JP 447493A JP H06215071 A JPH06215071 A JP H06215071A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- wiring
- net
- point
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 クロックスキュウの低減。
【構成】 クロックネット検出手段１０３と、クロック
ネット内のソース側の端子から最も離れた位置にあるロ
ード側の端子までの配線を行なう幹線配線手段１０４
と、幹線または支線の配線経路上の点でソース側の端子
からその点までの一筆書きの経路長と配線末終了のロー
ド側の端子からその点までの距離の和が幹線長に等しく
なるような点を配線の中継点として求める中継点検出手
段１０５と、中継点とロード側端子との間を配線する支
線配線手段１０６とを有しているクロック配線設計装
置。 【効果】 クロック周期の短縮に不可欠なクロックスキ
ュウの低減に効果がある。
ネット内のソース側の端子から最も離れた位置にあるロ
ード側の端子までの配線を行なう幹線配線手段１０４
と、幹線または支線の配線経路上の点でソース側の端子
からその点までの一筆書きの経路長と配線末終了のロー
ド側の端子からその点までの距離の和が幹線長に等しく
なるような点を配線の中継点として求める中継点検出手
段１０５と、中継点とロード側端子との間を配線する支
線配線手段１０６とを有しているクロック配線設計装
置。 【効果】 クロック周期の短縮に不可欠なクロックスキ
ュウの低減に効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ，ＰＷＢ等の内
部におけるクロック配線の設計を行うクロック配線設計
装置に関する。
部におけるクロック配線の設計を行うクロック配線設計
装置に関する。
【０００２】
【従来の技術】ＬＳＩやプリント配線基盤（ＰＷＢ）の
内における配線単位（ブロック）、例えばＰＷＢではＩ
Ｃ等の配置設計を行うＣＡＤにおいては、信号のスキュ
ウが重要な設計要素となる。特に、スキュウ制限の厳し
いクロックネットでは格別である。
内における配線単位（ブロック）、例えばＰＷＢではＩ
Ｃ等の配置設計を行うＣＡＤにおいては、信号のスキュ
ウが重要な設計要素となる。特に、スキュウ制限の厳し
いクロックネットでは格別である。
【０００３】例えば、図２に示すような論理接続関係に
おいて、クロックドライバであるブロック２０１の出力
端子Ｎ０１（クロック端子）とブロック２０２〜２０６
のそれぞれの入力端子Ｈ０２〜Ｈ０６およびクロックド
ライバであるブロック２０７の出力端子Ｎ０７（クロッ
ク端子）とブロック２０８〜２１２のそれぞれの入力端
子Ｈ０８〜Ｈ１２がクロックネット２１３および２１４
で結ばれている場合、先ず自動配置プログラム等によっ
てブロック２０１〜２１２が図３に示すように配置され
たとする。ここでは簡単のためブロックの物理的な大き
さが同じであるものとしているが、必ずしもこれに限定
されなくてもよい。
おいて、クロックドライバであるブロック２０１の出力
端子Ｎ０１（クロック端子）とブロック２０２〜２０６
のそれぞれの入力端子Ｈ０２〜Ｈ０６およびクロックド
ライバであるブロック２０７の出力端子Ｎ０７（クロッ
ク端子）とブロック２０８〜２１２のそれぞれの入力端
子Ｈ０８〜Ｈ１２がクロックネット２１３および２１４
で結ばれている場合、先ず自動配置プログラム等によっ
てブロック２０１〜２１２が図３に示すように配置され
たとする。ここでは簡単のためブロックの物理的な大き
さが同じであるものとしているが、必ずしもこれに限定
されなくてもよい。
【０００４】次に、クロック配線設計が行われるが、従
来は、クロックネットのクロックスキュウを意識するこ
となく、端子間の接続関係を表わす論理接続情報のみに
基づいて配線処理を行うのが一般的であった。図２およ
び図３の例では、クロックネット２１３および２１４の
各端子について、出力，入力を意識することなく、例え
ば最短経路で配線することにより図受４に示すような配
線経路２１５，２１６を得ていた。また、クロックスキ
ュウを低減する（意識する）必要がある場合には他のネ
ットの配線に先だってクロックネットの配線パターンを
人手で作成する等していた。これらの技術については、
例えば「論理装置のＣＡＤ」（情報処理学会 昭和５６
年 ３月２０日発行）に記載されている。
来は、クロックネットのクロックスキュウを意識するこ
となく、端子間の接続関係を表わす論理接続情報のみに
基づいて配線処理を行うのが一般的であった。図２およ
び図３の例では、クロックネット２１３および２１４の
各端子について、出力，入力を意識することなく、例え
ば最短経路で配線することにより図受４に示すような配
線経路２１５，２１６を得ていた。また、クロックスキ
ュウを低減する（意識する）必要がある場合には他のネ
ットの配線に先だってクロックネットの配線パターンを
人手で作成する等していた。これらの技術については、
例えば「論理装置のＣＡＤ」（情報処理学会 昭和５６
年 ３月２０日発行）に記載されている。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク配線設計方式では、論理接続情報のみに従って配線を
行なうため、スキュウに制約のあるクロックネットのク
ロックスキュウが大きくなって制約を満足しなくなり回
路が正常に動作しなくなる場合がある。
ク配線設計方式では、論理接続情報のみに従って配線を
行なうため、スキュウに制約のあるクロックネットのク
ロックスキュウが大きくなって制約を満足しなくなり回
路が正常に動作しなくなる場合がある。
【０００６】さらに、クロックスキュウを低減する必要
があるクロックネットの配線パターンを人手で作成する
場合にもその作業は多大な工数を必要とするという欠点
があり、特に回路の大規模化に伴いそれらのクロックネ
ットも増加する傾向にあるためその工数もそれにつれて
急激に増加している状況にある。
があるクロックネットの配線パターンを人手で作成する
場合にもその作業は多大な工数を必要とするという欠点
があり、特に回路の大規模化に伴いそれらのクロックネ
ットも増加する傾向にあるためその工数もそれにつれて
急激に増加している状況にある。
【０００７】
【課題を解決するための手段】本発明の装置は、複数の
ブロックがクロックドライバからクロックの供給を受け
るＬＳＩ，ＰＷＢ等におけるクロック配線設計装置にお
いて、前記ブロック間の接続情報およびブロックの中間
配置結果を反映した配線領域を入力する入力手段と、ク
ロックドライバの名称の指定あるいはネット名の指定等
によって指定された、スキュウを小さくする必要のある
クロックネットを検出するクロックネット検出手段と、
上記クロックネット検出手段によって検出されたクロッ
クネットの前記接続情報と配線領域上でのクロックネッ
ト内端子位置を基に、クロックネット毎にクロックネッ
ト内の出力端子（クロックドライバの出力端子）から最
も離れた位置にある入力端子（Ｆ／Ｆ等のクロック入力
端子）までの配線（幹線）を行なう幹線配線手段と、前
記クロックネット毎に、幹線または既に配線が終了して
いる支線（幹線以外の配線）の配線経路上の点で、入力
端子からその点までの一筆書きの経路長と配線未終了の
ロード側の端子からその点までの距離（マンハッタン
長）の和が幹線長に等しくなるような点を、対象とする
入力端子とネット内既配線（配線済みの幹線および支
線）との配線の中継点として求める中継点検出手段と、
前記クロックネット毎に、前記中継点検出手段により求
められた中継点とその中継点を求める対象となったロー
ド側の端子との間の配線を行なう支線配線手段とを有す
ることを特徴とする。
ブロックがクロックドライバからクロックの供給を受け
るＬＳＩ，ＰＷＢ等におけるクロック配線設計装置にお
いて、前記ブロック間の接続情報およびブロックの中間
配置結果を反映した配線領域を入力する入力手段と、ク
ロックドライバの名称の指定あるいはネット名の指定等
によって指定された、スキュウを小さくする必要のある
クロックネットを検出するクロックネット検出手段と、
上記クロックネット検出手段によって検出されたクロッ
クネットの前記接続情報と配線領域上でのクロックネッ
ト内端子位置を基に、クロックネット毎にクロックネッ
ト内の出力端子（クロックドライバの出力端子）から最
も離れた位置にある入力端子（Ｆ／Ｆ等のクロック入力
端子）までの配線（幹線）を行なう幹線配線手段と、前
記クロックネット毎に、幹線または既に配線が終了して
いる支線（幹線以外の配線）の配線経路上の点で、入力
端子からその点までの一筆書きの経路長と配線未終了の
ロード側の端子からその点までの距離（マンハッタン
長）の和が幹線長に等しくなるような点を、対象とする
入力端子とネット内既配線（配線済みの幹線および支
線）との配線の中継点として求める中継点検出手段と、
前記クロックネット毎に、前記中継点検出手段により求
められた中継点とその中継点を求める対象となったロー
ド側の端子との間の配線を行なう支線配線手段とを有す
ることを特徴とする。
【０００８】
【実施例】本発明の一実施例を示す図１を参照すると、
本実施例は、論理接続情報１１０，クロックネット指定
情報１１１，ブロック物理情報１１２，遅延時間調整用
アートワークパターン１１３および１１４を入力し、制
御手段１０１，入力手段１０２，クロックネット検出手
段１０３，幹線配線手段１０４，中継点検出手段１０
５，支点配線手段１０６，クロックネット集合検出手段
１０７，遅延時間調整用アートワークパターン設置手段
１０８および出力手段１０９から構成される。本実施例
についても図２，図３を用いて説明を進めることにす
る。
本実施例は、論理接続情報１１０，クロックネット指定
情報１１１，ブロック物理情報１１２，遅延時間調整用
アートワークパターン１１３および１１４を入力し、制
御手段１０１，入力手段１０２，クロックネット検出手
段１０３，幹線配線手段１０４，中継点検出手段１０
５，支点配線手段１０６，クロックネット集合検出手段
１０７，遅延時間調整用アートワークパターン設置手段
１０８および出力手段１０９から構成される。本実施例
についても図２，図３を用いて説明を進めることにす
る。
【０００９】先ず、クロックネット内のクロックスキュ
ウについて一般式を与える。いま、クロックネットｊの
総配線長をＬj 、クロックネット内の出力端子から各入
力端子ｉに至る最短の一筆書きの配線経路長を１i とす
ると、クロックネットｊ内の出力端子から各入力端子ｉ
までの遅延時間ｔijはＬj 、１i を引数とする増加関数
Ｆとして以下のように表される。
ウについて一般式を与える。いま、クロックネットｊの
総配線長をＬj 、クロックネット内の出力端子から各入
力端子ｉに至る最短の一筆書きの配線経路長を１i とす
ると、クロックネットｊ内の出力端子から各入力端子ｉ
までの遅延時間ｔijはＬj 、１i を引数とする増加関数
Ｆとして以下のように表される。
【００１０】Ｔij＝Ｆ（１i ，Ｌj ） そして、クロックスキュウＳは、 Ｓ＝max ｛Ｆ（１i ，Ｌj ）｝−min ｛Ｆ（１i ，
Ｌj ）｝となり、クロックネットｊ内では配線経路長１
i の差を小さくすることがクロックスキュウＳを小さく
することになる。また、複数のクロックネット間では総
配線長Ｌj を小さくすることがクロックスキュウＳを小
さくすることになる。
Ｌj ）｝となり、クロックネットｊ内では配線経路長１
i の差を小さくすることがクロックスキュウＳを小さく
することになる。また、複数のクロックネット間では総
配線長Ｌj を小さくすることがクロックスキュウＳを小
さくすることになる。
【００１１】図２および図３において、ブロック２０１
〜２１２の１桝の縦横の長さがともに１であるとする
と、クロックネット２１３の配線経路２１５の総配線長
は３２、出力端子Ｎ０１からブロック２０６の入力端子
Ｈ０６に致る最短の一筆書きの配線長は４、出力端子Ｎ
０１からブロック２０２の入力端子Ｈ０２（あるいはブ
ロック２０４の入力端子Ｈ０４あるいはブロック２０５
の入力端子Ｈ０５）に到る最長の一筆書きの配線経路長
は１６となる。したがって、それぞれの遅延時間はＦ
（４，３２）、Ｆ（１６，３２）で求められ、その差が
このクロックネット２１３内でのクロックスキュウであ
り、総配線長が等しいので近似敵に１２α（αは定数）
となる。
〜２１２の１桝の縦横の長さがともに１であるとする
と、クロックネット２１３の配線経路２１５の総配線長
は３２、出力端子Ｎ０１からブロック２０６の入力端子
Ｈ０６に致る最短の一筆書きの配線長は４、出力端子Ｎ
０１からブロック２０２の入力端子Ｈ０２（あるいはブ
ロック２０４の入力端子Ｈ０４あるいはブロック２０５
の入力端子Ｈ０５）に到る最長の一筆書きの配線経路長
は１６となる。したがって、それぞれの遅延時間はＦ
（４，３２）、Ｆ（１６，３２）で求められ、その差が
このクロックネット２１３内でのクロックスキュウであ
り、総配線長が等しいので近似敵に１２α（αは定数）
となる。
【００１２】また、クロックネット２１４の配線経路２
１６の総配線長は２７、出力端子Ｎ０７からブロック２
０８の入力端子Ｈ０８に到る最短の一筆書きの配線経路
長は９、出力端子Ｎ０７からブロック２１０の入力端子
Ｈ１０（あるいはブロック２１１の入力端子Ｈ１１ある
いはブロック２１２の入力端子Ｈ１２）に到る最長の一
筆書きの配線経路長は１５となる。したがって、それぞ
れの遅延時間の近似値は各々Ｆ（９，２７）、Ｆ（１
５，２７）で求められ、その差がこのクロックネット２
１４内でのクロックスキュウであり、総配線長が等しい
ので近似的に６β（βは定数）となる。
１６の総配線長は２７、出力端子Ｎ０７からブロック２
０８の入力端子Ｈ０８に到る最短の一筆書きの配線経路
長は９、出力端子Ｎ０７からブロック２１０の入力端子
Ｈ１０（あるいはブロック２１１の入力端子Ｈ１１ある
いはブロック２１２の入力端子Ｈ１２）に到る最長の一
筆書きの配線経路長は１５となる。したがって、それぞ
れの遅延時間の近似値は各々Ｆ（９，２７）、Ｆ（１
５，２７）で求められ、その差がこのクロックネット２
１４内でのクロックスキュウであり、総配線長が等しい
ので近似的に６β（βは定数）となる。
【００１３】さらに図２の論理接続関係に示されるよう
に、クロックネットは異なるが、ブロック２０６と２０
８の間にはパスが存在し、クロックネット２１３の総配
線長は３２、クロックネッタ２１４の総配線長は２７な
ので、クロックネット間におけるクロックスキュウはma
x ｛Ｆ（１５，２７），Ｆ（１６，３２）｝−min ｛Ｆ
（９，２７），Ｆ（４，３２）｝で表される。
に、クロックネットは異なるが、ブロック２０６と２０
８の間にはパスが存在し、クロックネット２１３の総配
線長は３２、クロックネッタ２１４の総配線長は２７な
ので、クロックネット間におけるクロックスキュウはma
x ｛Ｆ（１５，２７），Ｆ（１６，３２）｝−min ｛Ｆ
（９，２７），Ｆ（４，３２）｝で表される。
【００１４】例えば、配線経路長１i に比べ総配線長Ｌ
i のほうが異なるクロックネット間での遅延時間差への
影響度が大で、配線経路長１i による影響が異なるクロ
ックネット間では無視できる場合には、クロックネット
間のクロックスキュウは総配線長の差に基づいて、上例
では、近似的に５γ（γは定数）で表される。クロック
スキュウ制限が厳しい場合には、この近似的に求まるス
キュウ値は必ずしも満足のゆくものとはならない。
i のほうが異なるクロックネット間での遅延時間差への
影響度が大で、配線経路長１i による影響が異なるクロ
ックネット間では無視できる場合には、クロックネット
間のクロックスキュウは総配線長の差に基づいて、上例
では、近似的に５γ（γは定数）で表される。クロック
スキュウ制限が厳しい場合には、この近似的に求まるス
キュウ値は必ずしも満足のゆくものとはならない。
【００１５】本発明のクロック配線設計方式では、クロ
ックドライバの名称の指定あるいはネット名の指定等に
よってクロックスキュウを小さくする必要のあるクロッ
クネットがクロックネット指定情報１１１によって指定
されると、まず図４に示すクロックネット検出手段１０
３により図２に示すクロックネット２１３と２１４が論
理接続情報１１０のうちから検出される。次に幹線配線
手段１０４は、まずクロックネット２１３について、ク
ロックネット２１３内のクロックドライバ２０１の出力
端子Ｎ０１から最も離れた位置にある入力端子の一つＨ
０４までの配線をブロック物理情報１１２および配置配
線結果情報１１４に基づいて行ない、図５に示すような
幹線経路２１７が求められる。
ックドライバの名称の指定あるいはネット名の指定等に
よってクロックスキュウを小さくする必要のあるクロッ
クネットがクロックネット指定情報１１１によって指定
されると、まず図４に示すクロックネット検出手段１０
３により図２に示すクロックネット２１３と２１４が論
理接続情報１１０のうちから検出される。次に幹線配線
手段１０４は、まずクロックネット２１３について、ク
ロックネット２１３内のクロックドライバ２０１の出力
端子Ｎ０１から最も離れた位置にある入力端子の一つＨ
０４までの配線をブロック物理情報１１２および配置配
線結果情報１１４に基づいて行ない、図５に示すような
幹線経路２１７が求められる。
【００１６】次に、配線の対象となる入力端子Ｈ０２〜
Ｈ０６のうちから先ず任意の一つ、例えば入力端子Ｈ０
３を選び、中継点検出手段１０５は、配置配線結果情報
（図５）に基づいて、幹線経路２１７上の点で出力端子
Ｎ０１からその点までの一筆書きの経路長（図では１
０）と配線対象となっている入力端子Ｈ０３からその点
までのマンハッタン長（格子上での配線長であり図では
６）の和が幹線配線経路長（図では１６）に等しくなる
ような点を図６に示す中継点２１８として求める。
Ｈ０６のうちから先ず任意の一つ、例えば入力端子Ｈ０
３を選び、中継点検出手段１０５は、配置配線結果情報
（図５）に基づいて、幹線経路２１７上の点で出力端子
Ｎ０１からその点までの一筆書きの経路長（図では１
０）と配線対象となっている入力端子Ｈ０３からその点
までのマンハッタン長（格子上での配線長であり図では
６）の和が幹線配線経路長（図では１６）に等しくなる
ような点を図６に示す中継点２１８として求める。
【００１７】次に、図１に示す支線配線手段１０６は入
力端子Ｈ０３と中継点２１８の間の配線を行い図６に示
す支線経路２１９を求める。
力端子Ｈ０３と中継点２１８の間の配線を行い図６に示
す支線経路２１９を求める。
【００１８】次に、配線の対象となる入力端子としてブ
ロック２０２のＨ０２を選び、同様にして中継点検出手
段１０５は幹線経路２１７および支線経路２１９上の点
で出力端子Ｎ０１からその点までの一筆書きの経路長と
配線対象となっている入力端子Ｈ０２からその点までの
マンハッタン長の和が幹線配線経路長（図７では１６）
に等しくなるような中継点２２０を、図７に示すように
求め、図１に示す支線配線手段１０６が入力端子Ｈ０２
と中継点２２０の間の配線を行い、図７に示す支線経路
２２１を求める。
ロック２０２のＨ０２を選び、同様にして中継点検出手
段１０５は幹線経路２１７および支線経路２１９上の点
で出力端子Ｎ０１からその点までの一筆書きの経路長と
配線対象となっている入力端子Ｈ０２からその点までの
マンハッタン長の和が幹線配線経路長（図７では１６）
に等しくなるような中継点２２０を、図７に示すように
求め、図１に示す支線配線手段１０６が入力端子Ｈ０２
と中継点２２０の間の配線を行い、図７に示す支線経路
２２１を求める。
【００１９】以下同様に、クロックネット２１３内の残
りの入力端子Ｈ０６、Ｈ０５に対しても、中継点検出手
段１０５による中継点の検出と支線配線手段１０６によ
る中継点−ロード側の端子間の支線配線を繰り返すこと
により、図８に示す中継点２２２、２２３と支線経路２
２４、２２５を求める。その結果、図８に示すようなク
ロックネット２１３の配線経路２２３では、出力端子Ｎ
０１から、全ロード側のブロック２０２〜２０６の全て
の入力端子Ｈ０２〜Ｈ０６に到る一筆書きの配線経路長
は全て１６で等長であり、 max ｛Ｆ（１i ，Ｌj ）｝＝min ｛Ｆ（１i ，Ｌj ）｝
＝Ｆ（１６，４１）となるのでクロックネット２１３内
ではクロックスキュウは０となっている。
りの入力端子Ｈ０６、Ｈ０５に対しても、中継点検出手
段１０５による中継点の検出と支線配線手段１０６によ
る中継点−ロード側の端子間の支線配線を繰り返すこと
により、図８に示す中継点２２２、２２３と支線経路２
２４、２２５を求める。その結果、図８に示すようなク
ロックネット２１３の配線経路２２３では、出力端子Ｎ
０１から、全ロード側のブロック２０２〜２０６の全て
の入力端子Ｈ０２〜Ｈ０６に到る一筆書きの配線経路長
は全て１６で等長であり、 max ｛Ｆ（１i ，Ｌj ）｝＝min ｛Ｆ（１i ，Ｌj ）｝
＝Ｆ（１６，４１）となるのでクロックネット２１３内
ではクロックスキュウは０となっている。
【００２０】クロックネット２１４についても同様にし
て処理し、図４に示すような配線経路２２７を得る。
て処理し、図４に示すような配線経路２２７を得る。
【００２１】また、クロックネット２１４について、ク
ロックドライバ２０７の出力端子Ｎ０７から、全ロード
側のブロック２０８〜２１２の全ての入力端子Ｈ０８〜
Ｈ１２に到る一筆書きの配線経路長は全て１５で等長で
あり、 max ｛Ｆ（１i ，Ｌj ）｝＝min ｛Ｆ（１i ，Ｌj ）｝
＝Ｆ（１５，３１）となるのでクロックネット２１４内
ではクロックスキュウは０となっている。
ロックドライバ２０７の出力端子Ｎ０７から、全ロード
側のブロック２０８〜２１２の全ての入力端子Ｈ０８〜
Ｈ１２に到る一筆書きの配線経路長は全て１５で等長で
あり、 max ｛Ｆ（１i ，Ｌj ）｝＝min ｛Ｆ（１i ，Ｌj ）｝
＝Ｆ（１５，３１）となるのでクロックネット２１４内
ではクロックスキュウは０となっている。
【００２２】次に、図２に示すようにクロックネット２
１３，２１４のロード側のブロック２０６〜２０８間に
はパス接続があるので、図１のクロックネット集合検出
手段１０７がそれらのクロックネットを一つの集合とし
て求める。
１３，２１４のロード側のブロック２０６〜２０８間に
はパス接続があるので、図１のクロックネット集合検出
手段１０７がそれらのクロックネットを一つの集合とし
て求める。
【００２３】ここで、本発明のクロック配線設計方式で
はクロックドライバ図１０に示すように、本来のクロッ
ク出力端子位置（図ではＣＫ′）と自動配線の対象とな
るクロック出力端子位置（図１０ではＣＫ）とを例２２
９のようなアートワークパターンで接続するような構成
になっており、特にセットアートワークパターンの指定
がない場合にはすべてのクロックドライバのクロック出
力端子のディフォルトのアートワークパターン２２９
（図１１）が設置されている。
はクロックドライバ図１０に示すように、本来のクロッ
ク出力端子位置（図ではＣＫ′）と自動配線の対象とな
るクロック出力端子位置（図１０ではＣＫ）とを例２２
９のようなアートワークパターンで接続するような構成
になっており、特にセットアートワークパターンの指定
がない場合にはすべてのクロックドライバのクロック出
力端子のディフォルトのアートワークパターン２２９
（図１１）が設置されている。
【００２４】アートワークパターンについては他に図１
１の例２３０〜２３３等に示すような付加遅延時間を持
つ複数のパターンが存在し、任意に選択設置可能となっ
ている。図９の配線結果に基づいて、図１１の遅延時間
調整用アートワークパターン設置手段１０８は集合内の
クロックネット間のクロックスキュウを求めそれを最小
にするように各クロックドライバにアートワークパター
ンを選択設置する。
１の例２３０〜２３３等に示すような付加遅延時間を持
つ複数のパターンが存在し、任意に選択設置可能となっ
ている。図９の配線結果に基づいて、図１１の遅延時間
調整用アートワークパターン設置手段１０８は集合内の
クロックネット間のクロックスキュウを求めそれを最小
にするように各クロックドライバにアートワークパター
ンを選択設置する。
【００２５】図９の例で、クロックスキュウが２０ｎｓ
であったとすると、図１２に示すようにクロックドライ
バ２０１にはディフォルトのアートワークパターン２２
９、クロックドライバ２０７には付加遅延時間２０ｎｓ
のアートワークパターン２３１が設置され、クロックネ
ット間のクロックスキュウが最小となる。図１２が目的
とするクロックスキュウの小さいクロック配線設計結果
の例である。
であったとすると、図１２に示すようにクロックドライ
バ２０１にはディフォルトのアートワークパターン２２
９、クロックドライバ２０７には付加遅延時間２０ｎｓ
のアートワークパターン２３１が設置され、クロックネ
ット間のクロックスキュウが最小となる。図１２が目的
とするクロックスキュウの小さいクロック配線設計結果
の例である。
【００２６】
【発明の効果】以上説明したように本発明は、クロック
スキュウの小さい回路制約を満足するクロックネットの
配線設計結果を自動で得ることができるという効果があ
る。すなわち、今後の回路の高速化に伴うクロック周期
の短縮に不可欠なクロックスキュウの低減に効果があ
る。さらに、回路の大規模化に伴い増加する傾向にある
クロックスキュウを低減する必要があるクロックネット
の配線パターンを人手作成する場合の工数を無くす効果
がある。
スキュウの小さい回路制約を満足するクロックネットの
配線設計結果を自動で得ることができるという効果があ
る。すなわち、今後の回路の高速化に伴うクロック周期
の短縮に不可欠なクロックスキュウの低減に効果があ
る。さらに、回路の大規模化に伴い増加する傾向にある
クロックスキュウを低減する必要があるクロックネット
の配線パターンを人手作成する場合の工数を無くす効果
がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明を説明するためのブロックの論理接続関
係例を示す図である。
係例を示す図である。
【図３】図２に示したブロックの論理接続関係例に対す
る自動配置プログラム等によっるブロックの配置例を示
す図である。
る自動配置プログラム等によっるブロックの配置例を示
す図である。
【図４】従来技法によって求めた配線経路例を示す図で
ある。
ある。
【図５】本発明における幹線配線手段によって得られた
幹線経路の例２１７を示す図である。
幹線経路の例２１７を示す図である。
【図６】本発明における中継点検出手段１０５によりも
とめられた中継点２１８と、支線配線手段１０６によっ
て求められた視線経路の例２１９を示す図である。
とめられた中継点２１８と、支線配線手段１０６によっ
て求められた視線経路の例２１９を示す図である。
【図７】本発明の中継点検出手段１０５により求められ
た中継点２２０と、支線配線手段１０６によって求めら
れた支線経路の例２２１を示す図である。
た中継点２２０と、支線配線手段１０６によって求めら
れた支線経路の例２２１を示す図である。
【図８】本発明の中継点検出手段１０５により求められ
た中継点２２２、２２３と、支線配線手段１０６によっ
て中継点２２２、２２３の間の各々の配線が行われ求め
られた支線経路の例２２４、２２５を示す図である。
た中継点２２２、２２３と、支線配線手段１０６によっ
て中継点２２２、２２３の間の各々の配線が行われ求め
られた支線経路の例２２４、２２５を示す図である。
【図９】本発明のクロック配線設計装置によってクロッ
クネット２１４について配線されて得られた配線経路の
例２２７を示す図である。
クネット２１４について配線されて得られた配線経路の
例２２７を示す図である。
【図１０】本発明のクロック配線設営方式で用いるクロ
ックドライバの例２２８の構造を示す図である。
ックドライバの例２２８の構造を示す図である。
【図１１】本発明の遅延時間調整用アートワークパター
ン設置手段１０８により選択設置可能な複数のアートワ
ークパターンの例２３０〜２３３を示す図である。
ン設置手段１０８により選択設置可能な複数のアートワ
ークパターンの例２３０〜２３３を示す図である。
【図１２】本発明のクロック配線設計装置によるクロッ
クスキュウの小さいクロック配線設計結果の例を示す図
である。
クスキュウの小さいクロック配線設計結果の例を示す図
である。
１０１ 制御手段 １０２ 入力手段 １０３ クロックネット検出手段 １０４ 幹線配線手段 １０５ 中継点検出手段 １０６ 支線配線手段 １０７ クロックネット集合検出手段 １０８ 遅延時間調整用アートワークパターン設置手
段 １０９ 出力手段 １１０ 論理接続情報 １１１ クロックネット指定情報 １１２ ブロック物理情報 １１３ 遅延時間調整用アートワークパターン １１４ 配置配線結果情報
段 １０９ 出力手段 １１０ 論理接続情報 １１１ クロックネット指定情報 １１２ ブロック物理情報 １１３ 遅延時間調整用アートワークパターン １１４ 配置配線結果情報
Claims (2)
- 【請求項１】 複数のブロックがクロックドライバから
クロックの供給を受けるＬＳＩ，ＰＷＢ等におけるクロ
ック配線設計装置において、 前記ブロック間の接続情報およびブロックの中間配置結
果を反映した配線領域を入力する入力手段と、 クロックドライバの名称の指定あるいはネット名の指定
等によって指定された、スキュウを小さくする必要のあ
るクロックネットを検出するクロックネット検出手段
と、 上記クロックネット検出手段によって検出されたクロッ
クネットの前記接続情報と配線領域上でのクロックネッ
ト内端子位置を基に、クロックネット毎にクロックネッ
ト内の出力端子（クロックドライバの出力端子）から最
も離れた位置にある入力端子（Ｆ／Ｆ等のクロック入力
端子）までの配線（幹線）を行なう幹線配線手段と、 前記クロックネット毎に、幹線または既に配線が終了し
ている支線（幹線以外の配線）の配線経路上の点で、入
力端子からその点までの一筆書きの経路長と配線未終了
のロード側の端子からその点までの距離（マンハッタン
長）の和が幹線長に等しくなるような点を、対象とする
入力端子とネット内既配線（配線済みの幹線および支
線）との配線の中継点として求める中継点検出手段と、 前記クロックネット毎に、前記中継点検出手段により求
められた中継点とその中継点を求める対象となったロー
ド側の端子との間の配線を行なう支線配線手段とを有す
ることを特徴とするクロック配線設計装置。 - 【請求項２】 異なるクロックネットの入力側のブロッ
ク間にパス接続があるようなクロックネットの集合を求
めるクロックネット集合検出手段と、 前記クロックネット集合検出手段により求められたクロ
ックネット集合毎に、集合内のクロックネット間のクロ
ックスキュウが小さくなるように各クロックドライバに
遅延時間調整用アートワークパターンを選択して設置す
る遅延時間調整用アートワークパターン設置手段とを付
加したことを特徴とする請求項１記載のクロックネット
配線設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004474A JPH07113933B2 (ja) | 1993-01-14 | 1993-01-14 | クロック配線設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004474A JPH07113933B2 (ja) | 1993-01-14 | 1993-01-14 | クロック配線設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06215071A true JPH06215071A (ja) | 1994-08-05 |
| JPH07113933B2 JPH07113933B2 (ja) | 1995-12-06 |
Family
ID=11585117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5004474A Expired - Lifetime JPH07113933B2 (ja) | 1993-01-14 | 1993-01-14 | クロック配線設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113933B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926397A (en) * | 1996-03-06 | 1999-07-20 | Sharp Kabushiki Kaisha | Routing design method and routing design apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384951A (ja) * | 1989-08-29 | 1991-04-10 | Mitsubishi Electric Corp | 集積回路のレイアウト設計方法 |
| JPH04142096A (ja) * | 1990-10-02 | 1992-05-15 | Nec Corp | プリント配線基板 |
| JPH04148376A (ja) * | 1990-10-11 | 1992-05-21 | Hokuriku Nippon Denki Software Kk | 印刷回路の階層的配置処理方式 |
| JPH04320577A (ja) * | 1991-04-19 | 1992-11-11 | Nec Corp | 概略経路決定処理方式 |
| JPH04333261A (ja) * | 1991-05-08 | 1992-11-20 | Mitsubishi Electric Corp | 自動配置配線処理方法 |
-
1993
- 1993-01-14 JP JP5004474A patent/JPH07113933B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384951A (ja) * | 1989-08-29 | 1991-04-10 | Mitsubishi Electric Corp | 集積回路のレイアウト設計方法 |
| JPH04142096A (ja) * | 1990-10-02 | 1992-05-15 | Nec Corp | プリント配線基板 |
| JPH04148376A (ja) * | 1990-10-11 | 1992-05-21 | Hokuriku Nippon Denki Software Kk | 印刷回路の階層的配置処理方式 |
| JPH04320577A (ja) * | 1991-04-19 | 1992-11-11 | Nec Corp | 概略経路決定処理方式 |
| JPH04333261A (ja) * | 1991-05-08 | 1992-11-20 | Mitsubishi Electric Corp | 自動配置配線処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926397A (en) * | 1996-03-06 | 1999-07-20 | Sharp Kabushiki Kaisha | Routing design method and routing design apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07113933B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790414A (en) | Automatic routing method and automatic routing apparatus | |
| JP2001306640A (ja) | 自動配置配線手法、自動配置配線装置、および半導体集積回路 | |
| JPH06215071A (ja) | クロック配線設計装置 | |
| JP2790154B2 (ja) | 配線処理方式 | |
| US6640332B2 (en) | Wiring pattern decision method considering electrical length and multi-layer wiring board | |
| US5892685A (en) | Packaging design system for an LSI circuit | |
| JPH064621A (ja) | 配線処理方式 | |
| JPH05128214A (ja) | 配線処理方式 | |
| JP2822741B2 (ja) | クロック配線設計方式 | |
| JPH0561940A (ja) | ブロツクの配置処理方式 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0528223A (ja) | 配置処理方式 | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| JP2682219B2 (ja) | 半導体集積回路の配線方法 | |
| JPH04320577A (ja) | 概略経路決定処理方式 | |
| JP3271570B2 (ja) | フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体 | |
| JPH05243381A (ja) | 半導体集積回路の配線方法 | |
| JP2674054B2 (ja) | イベントドリブン配線処理方式 | |
| JPH05143692A (ja) | 概略経路決定処理方式 | |
| JPH04344573A (ja) | Ｃａｄシステムにおける配線処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960528 |