JPH064621A - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPH064621A JPH064621A JP4157186A JP15718692A JPH064621A JP H064621 A JPH064621 A JP H064621A JP 4157186 A JP4157186 A JP 4157186A JP 15718692 A JP15718692 A JP 15718692A JP H064621 A JPH064621 A JP H064621A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- wiring
- net
- terminal
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩやＰＷＢの配線処理におけるクロックス
キュウを低減する。 【構成】クロックネット検出手段１０３と、クロックネ
ット内のソース側の端子から最も離れた位置にあるロー
ド側の端子までの配線を行なう幹線配線手段１０４と、
幹線または支線の配線経路上の点でソース側の端子から
その点までの一筆書きの経路長と配線未終了のロード側
の端子からその点までの距離の和が幹線長に等しくなる
ような点を配線の中継点として求める中継点検出手段１
０５と、中継点とロード側端子との間を配線する支線配
線手段１０６と、異なるクロックネットのロード側のブ
ロック間にパス接続があるようなクロックネットの集合
を求めるクロックネット集合検出手段１０７と、集合内
のクロックネット間のクロックスキュウを小さくするよ
うに各クロックネットのソース側端子から配線経路上の
最初の中継点までの配線を迂回させる幹線迂回手段１０
８と有する。
キュウを低減する。 【構成】クロックネット検出手段１０３と、クロックネ
ット内のソース側の端子から最も離れた位置にあるロー
ド側の端子までの配線を行なう幹線配線手段１０４と、
幹線または支線の配線経路上の点でソース側の端子から
その点までの一筆書きの経路長と配線未終了のロード側
の端子からその点までの距離の和が幹線長に等しくなる
ような点を配線の中継点として求める中継点検出手段１
０５と、中継点とロード側端子との間を配線する支線配
線手段１０６と、異なるクロックネットのロード側のブ
ロック間にパス接続があるようなクロックネットの集合
を求めるクロックネット集合検出手段１０７と、集合内
のクロックネット間のクロックスキュウを小さくするよ
うに各クロックネットのソース側端子から配線経路上の
最初の中継点までの配線を迂回させる幹線迂回手段１０
８と有する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ、ＰＷＢ等の配
線処理方式に関する。
線処理方式に関する。
【０００２】
【従来の技術】従来、この種の配線処理方式は、クロッ
クネットのクロックスキュウを意識することなく端子間
の接続関係を表わす論理接続情報のみに基づいて配線処
理を行うのが一般的であった。クロックスキュウを低減
する必要がある場合には、他のネットの配線に先だって
クロックネットの配線パターンを人手で作成する等して
いた（参考文献：論理装置のＣＡＤ情報処理学会 昭和
５６年３月２０日発行）。
クネットのクロックスキュウを意識することなく端子間
の接続関係を表わす論理接続情報のみに基づいて配線処
理を行うのが一般的であった。クロックスキュウを低減
する必要がある場合には、他のネットの配線に先だって
クロックネットの配線パターンを人手で作成する等して
いた（参考文献：論理装置のＣＡＤ情報処理学会 昭和
５６年３月２０日発行）。
【０００３】図２は、従来の配線処理方式を説明するた
めの一般的な論理接続関係を示す図であり、クロックネ
ット２１３および２１４内の各端子についてソース、ロ
ードの意識をしないで例えば最短経路で配線することに
より図１０に示すような配線経路２１５、２１６を得
る。
めの一般的な論理接続関係を示す図であり、クロックネ
ット２１３および２１４内の各端子についてソース、ロ
ードの意識をしないで例えば最短経路で配線することに
より図１０に示すような配線経路２１５、２１６を得
る。
【０００４】ここで、クロックネットの総配線長をＬj
（ｊはクロックネットを表す添字）、クロックネット内
のソースピンから各ロードピンに至る最短の一筆書きの
配線経路長をｌi （ｉはそれぞれのロード側端子を表す
添字）とすると、クロックネット内のソースピンから各
ロード側端子までの遅延時間Ｔij（ｉはそれぞれのロー
ドピンを表す添字、ｊはクロックネットを表す添字）は
Ｌj 、ｌi を引数とする増加関数Ｆとして以下のように
表される。
（ｊはクロックネットを表す添字）、クロックネット内
のソースピンから各ロードピンに至る最短の一筆書きの
配線経路長をｌi （ｉはそれぞれのロード側端子を表す
添字）とすると、クロックネット内のソースピンから各
ロード側端子までの遅延時間Ｔij（ｉはそれぞれのロー
ドピンを表す添字、ｊはクロックネットを表す添字）は
Ｌj 、ｌi を引数とする増加関数Ｆとして以下のように
表される。
【０００５】Ｔij＝Ｆ（ｌi ，Ｌj ） そして、クロックスキュウＳは、 Ｓ＝ｍａｘ｛Ｆ（ｌi ，Ｌj ）｝−ｍｉｎ｛Ｆ（ｌi ，
Ｌj ）｝ となり、クロックネット内ではｌi の差を小さくするこ
とがクロックスキュウを小さくすることになる。また、
複数のクロックネット間ではＬi を小さくすることがク
ロックスキュウを小さくすることになる。
Ｌj ）｝ となり、クロックネット内ではｌi の差を小さくするこ
とがクロックスキュウを小さくすることになる。また、
複数のクロックネット間ではＬi を小さくすることがク
ロックスキュウを小さくすることになる。
【０００６】図中の１桝の縦横の長さがともに１である
とすると、クロックネット２１３の配線経路２１５で
は、総配線長３２、ソースピンＮ０１からブロック２０
６のロードピンＨ０６に到る最短の一筆書きの配線経路
長は４、ソースピンＨ０１からブロック２０２のロード
ピンＨ０２（あるいはブロック２０４のロードピンＨ０
４あるいはブロック２０５のロードピンＨ０５）に到る
最長の一筆書きの配線経路長は１６となる。その遅延時
間は各々Ｆ（４，３２）、Ｆ（１６，３２）で求められ
その差がこのクロックネット２１３内でのクロックスキ
ュウであり総配線長が等しいので近似的に１２α（αは
定数）となる。
とすると、クロックネット２１３の配線経路２１５で
は、総配線長３２、ソースピンＮ０１からブロック２０
６のロードピンＨ０６に到る最短の一筆書きの配線経路
長は４、ソースピンＨ０１からブロック２０２のロード
ピンＨ０２（あるいはブロック２０４のロードピンＨ０
４あるいはブロック２０５のロードピンＨ０５）に到る
最長の一筆書きの配線経路長は１６となる。その遅延時
間は各々Ｆ（４，３２）、Ｆ（１６，３２）で求められ
その差がこのクロックネット２１３内でのクロックスキ
ュウであり総配線長が等しいので近似的に１２α（αは
定数）となる。
【０００７】クロックネット２１４の配線経路２１６で
は、ソースピンＮ０７からブロック２０８のロードピン
Ｈ０８に到る最短の一筆書きの配線経路長は９、ソース
ピンＮ０７からブロック２１０のロードピンＨ１０（あ
るいは２１１のロードピンＨ１１あるいは２１２のロー
ドピンＨ１２）に到る最長の一筆書きの配線経路長は１
５となる。その遅延時間の近似値は各々Ｆ（９，２
７）、Ｆ（１５，２７）で求められその差がこのクロッ
クネット２１４内でのクロックスキュウであり総配線長
が等しいので近似的に６β（βは定数）となる。
は、ソースピンＮ０７からブロック２０８のロードピン
Ｈ０８に到る最短の一筆書きの配線経路長は９、ソース
ピンＮ０７からブロック２１０のロードピンＨ１０（あ
るいは２１１のロードピンＨ１１あるいは２１２のロー
ドピンＨ１２）に到る最長の一筆書きの配線経路長は１
５となる。その遅延時間の近似値は各々Ｆ（９，２
７）、Ｆ（１５，２７）で求められその差がこのクロッ
クネット２１４内でのクロックスキュウであり総配線長
が等しいので近似的に６β（βは定数）となる。
【０００８】さらに図２の論理接続関係に示されるよう
に、クロックネットは異なるが、ブロック２０６とブロ
ック２０８の間にはパスが存在し、クロックネット２１
３の総配線長は３２、クロックネット２１４の総配線長
は２７なのでクロックスキュウはｍａｘ｛Ｆ（１５，２
７），Ｆ（１６，３２）｝−ｍｉｎ｛Ｆ（９，２７），
Ｆ（４，３２）｝で表される。例えば、引数ｌi に比べ
引数Ｌi のほうが異なるクロックネット間での遅延時間
差への影響度が大で、ｌｉによる影響が異なるクロック
ネット間では無視できる場合クロックスキュウは総配線
長の差に基づいて近似的に５γ（γは定数）で表され
る。クロックスキュウ制限が厳しい場合には、このスキ
ュウ値は必ずしも満足のゆくものとはならない。
に、クロックネットは異なるが、ブロック２０６とブロ
ック２０８の間にはパスが存在し、クロックネット２１
３の総配線長は３２、クロックネット２１４の総配線長
は２７なのでクロックスキュウはｍａｘ｛Ｆ（１５，２
７），Ｆ（１６，３２）｝−ｍｉｎ｛Ｆ（９，２７），
Ｆ（４，３２）｝で表される。例えば、引数ｌi に比べ
引数Ｌi のほうが異なるクロックネット間での遅延時間
差への影響度が大で、ｌｉによる影響が異なるクロック
ネット間では無視できる場合クロックスキュウは総配線
長の差に基づいて近似的に５γ（γは定数）で表され
る。クロックスキュウ制限が厳しい場合には、このスキ
ュウ値は必ずしも満足のゆくものとはならない。
【０００９】
【発明が解決しようとする課題】上述した従来の配線処
理方式では、論理接続情報のみに従って配線を行なうた
め、スキュウに制約のあるクロックネットのクロックス
キュウが大きくなって制約を満足しなくなり回路が正常
に動作しなくなる場合があるという欠点がある。
理方式では、論理接続情報のみに従って配線を行なうた
め、スキュウに制約のあるクロックネットのクロックス
キュウが大きくなって制約を満足しなくなり回路が正常
に動作しなくなる場合があるという欠点がある。
【００１０】さらに、クロックスキュウを低減する必要
があるクロックネットの配線パターンを人手で作成する
場合にもその作業は多大な工数を必要とするという欠点
があり、特に回路の大規模化に伴ないそれらのクロック
ネットも増加する傾向にあるためその工数もそれにつれ
て急激に増加する。
があるクロックネットの配線パターンを人手で作成する
場合にもその作業は多大な工数を必要とするという欠点
があり、特に回路の大規模化に伴ないそれらのクロック
ネットも増加する傾向にあるためその工数もそれにつれ
て急激に増加する。
【００１１】
【課題を解決するための手段】本発明の配線処理方式
は、ブロック間の接続情報およびブロックの配置結果を
反映した配線領域を入力する入力手段と、クロックドラ
イバの名称の指定あるいはネット名の指定等によって指
定された、スキュウを小さくする必要のあるクロック系
のネット接続（クロックネット）を検出するクロックネ
ット検出手段と、前記クロックネット検出手段によって
検出されたクロックネットの接続情報と配線領域上での
クロックネット内端子位置をもとに、クロックネット毎
にクロックネット内のソース側の端子（クロックドライ
バの出力端子）から最も離れた位置にあるロード後の端
子（Ｆ／Ｆ等のクロック入力端子）までの配線（幹線）
を行なう幹線配線手段と、クロックネット毎に、幹線ま
たは既に配線が完了している支線（幹線以外の配線）の
配線経路上の点で、ソース側の端子からその点までの一
筆書きの経路長と配線未終了のロード側の端子からその
点までの距離（マンハッタン長）の和が幹線長に等しく
なるような点を、対象とするロード側の端子とネット内
既配線（配線済みの幹線および支線）との配線の中継点
として求める中継点検出手段と、クロックネット毎に、
前記中継点検出手段により求めた中継点とその中継点を
求める対象となったロード側の端子との間の配線を行な
う支線配線手段と、異なるクロックネットのロード側の
ブロック間にパス接続があるようなクロックネットの集
合を求めるクロックネット集合検出手段と、前記クロッ
クネット集合検出手段により求められたクロックネット
集合毎に、集合内のクロックネット間のクロックスキュ
ウを小さくするように各クロックネットのソース側端子
から配線経路上の最初の中継点までの配線を迂回させる
幹線迂回手段とを有することを特徴とする。
は、ブロック間の接続情報およびブロックの配置結果を
反映した配線領域を入力する入力手段と、クロックドラ
イバの名称の指定あるいはネット名の指定等によって指
定された、スキュウを小さくする必要のあるクロック系
のネット接続（クロックネット）を検出するクロックネ
ット検出手段と、前記クロックネット検出手段によって
検出されたクロックネットの接続情報と配線領域上での
クロックネット内端子位置をもとに、クロックネット毎
にクロックネット内のソース側の端子（クロックドライ
バの出力端子）から最も離れた位置にあるロード後の端
子（Ｆ／Ｆ等のクロック入力端子）までの配線（幹線）
を行なう幹線配線手段と、クロックネット毎に、幹線ま
たは既に配線が完了している支線（幹線以外の配線）の
配線経路上の点で、ソース側の端子からその点までの一
筆書きの経路長と配線未終了のロード側の端子からその
点までの距離（マンハッタン長）の和が幹線長に等しく
なるような点を、対象とするロード側の端子とネット内
既配線（配線済みの幹線および支線）との配線の中継点
として求める中継点検出手段と、クロックネット毎に、
前記中継点検出手段により求めた中継点とその中継点を
求める対象となったロード側の端子との間の配線を行な
う支線配線手段と、異なるクロックネットのロード側の
ブロック間にパス接続があるようなクロックネットの集
合を求めるクロックネット集合検出手段と、前記クロッ
クネット集合検出手段により求められたクロックネット
集合毎に、集合内のクロックネット間のクロックスキュ
ウを小さくするように各クロックネットのソース側端子
から配線経路上の最初の中継点までの配線を迂回させる
幹線迂回手段とを有することを特徴とする。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図２は、本発明を説明するための一般的な
論理接続関係を示し、クロックドライバであるブロック
２０１のソースピンＮ０１（クロック端子）とブロック
２０２〜２０６のそれぞれのロードピンＨ０２〜Ｈ０６
を結ぶネット２１３およびクロックドライバであるブロ
ック２０７のソースピンＮ０７（クロック端子）とブロ
ック２０８〜２１２のそれぞれのロードピンＨ０８〜Ｈ
１２を結ぶネット２１４が、スキュウ制限の厳しいクロ
ックネットである例である。自動配置プログラム等によ
ってブロック２０１〜２１２が図３に示すように配置さ
れたとする。ここでは簡単のためブロックの物理的な大
きさが同じであるものとする。
論理接続関係を示し、クロックドライバであるブロック
２０１のソースピンＮ０１（クロック端子）とブロック
２０２〜２０６のそれぞれのロードピンＨ０２〜Ｈ０６
を結ぶネット２１３およびクロックドライバであるブロ
ック２０７のソースピンＮ０７（クロック端子）とブロ
ック２０８〜２１２のそれぞれのロードピンＨ０８〜Ｈ
１２を結ぶネット２１４が、スキュウ制限の厳しいクロ
ックネットである例である。自動配置プログラム等によ
ってブロック２０１〜２１２が図３に示すように配置さ
れたとする。ここでは簡単のためブロックの物理的な大
きさが同じであるものとする。
【００１４】本発明の一実施例を示す図１を参照する
と、本実施例は、制限手段１０１，入力手段１０２，ク
ロックネット検出手段１０３，幹線配線手段１０４，中
継点検出手段１０５，支線配線手段１０６，クロックネ
ット集合検出手段１０７，幹線迂回手段１０８および出
力手段１０９から成る。
と、本実施例は、制限手段１０１，入力手段１０２，ク
ロックネット検出手段１０３，幹線配線手段１０４，中
継点検出手段１０５，支線配線手段１０６，クロックネ
ット集合検出手段１０７，幹線迂回手段１０８および出
力手段１０９から成る。
【００１５】クロックドライバの名称の指定あるいはネ
ット名の指定等によってクロックスキュウを小さくする
必要のあるクロックネットが指定されると、まずクロッ
クネット検出手段１０３により、図２に示すクロックネ
ット２１３および２１４が検出され、次に幹線配線手段
１０４が、まずクロックネット２１３についてクロック
ネット内のクロックドライバ２０１のソースピンＮ０１
から最も離れた位置にあるロードピンＨ０４までの配線
を行ない、図４に示すような幹線経路２１７が求められ
る。
ット名の指定等によってクロックスキュウを小さくする
必要のあるクロックネットが指定されると、まずクロッ
クネット検出手段１０３により、図２に示すクロックネ
ット２１３および２１４が検出され、次に幹線配線手段
１０４が、まずクロックネット２１３についてクロック
ネット内のクロックドライバ２０１のソースピンＮ０１
から最も離れた位置にあるロードピンＨ０４までの配線
を行ない、図４に示すような幹線経路２１７が求められ
る。
【００１６】次に、配線の対象のなるロード側の端子と
してブロック２０３のロードピンＨ０３が選ばれたとす
ると、中継点検出手段１０５により、幹線経路２１１上
の点でソースピンＮ０１からその点までの一筆書きの経
路長（図では１０）と配線対象となっているロードピン
Ｈ０３からその点までのマンハッタン長（図では６）の
和が幹線配線経路長（図では１６）に等しくなるような
点が、図５に示す中継点２１８として求められる。
してブロック２０３のロードピンＨ０３が選ばれたとす
ると、中継点検出手段１０５により、幹線経路２１１上
の点でソースピンＮ０１からその点までの一筆書きの経
路長（図では１０）と配線対象となっているロードピン
Ｈ０３からその点までのマンハッタン長（図では６）の
和が幹線配線経路長（図では１６）に等しくなるような
点が、図５に示す中継点２１８として求められる。
【００１７】次に、支線配線手段１０６によって、ロー
ドピンＨ０３と中継点２１８の間の配線が行なわれ、図
５に示す支線経路２１９が求められる。
ドピンＨ０３と中継点２１８の間の配線が行なわれ、図
５に示す支線経路２１９が求められる。
【００１８】次に、配線の対象となるロード側の端子と
してブロック２０２のロードピンＨ０２が選ばれたとす
ると、同様にして中継点検出手段１０５により、図４に
示す幹線経路２１７および図５に示す支線経路２１９上
の点でソースピンＮ０１からその点までの一筆書きの経
路長と配線対象となっているロードピンＨ０２からその
点までのマンハッタン長の和が幹線配線経路長（図では
１６）に等しくなるような中継点２２０が、図６に示す
ように求められ、支線配線手段１０６によって、ロード
ピンＨ０２と中継点２２０の間の配線が行なわれ、図６
に示す支線経路２２１が求められる。
してブロック２０２のロードピンＨ０２が選ばれたとす
ると、同様にして中継点検出手段１０５により、図４に
示す幹線経路２１７および図５に示す支線経路２１９上
の点でソースピンＮ０１からその点までの一筆書きの経
路長と配線対象となっているロードピンＨ０２からその
点までのマンハッタン長の和が幹線配線経路長（図では
１６）に等しくなるような中継点２２０が、図６に示す
ように求められ、支線配線手段１０６によって、ロード
ピンＨ０２と中継点２２０の間の配線が行なわれ、図６
に示す支線経路２２１が求められる。
【００１９】同様に、クロックネット２１３内の残りの
ロードピンＨ０６およびＨ０５に大しても、中継点検出
手段１０５による中継点の検出と、支線配線手段１０６
による中継点−ロードピン間の支線配線を繰り返すこと
により、図７に示す中継点２２２および２２３と、支線
経路２２４および２２５が求められる。その結果、図７
に示すようなクロックネット２１３の配線経路２２６で
は、ソースピンＮ０１から、全ロード側ブロック２０２
〜２０６の全てのロードピンＨ０２〜Ｈ０６に到る一筆
書きの配線経路長は全て１６で等長であり、 ｍａｘ｛Ｆ（ｌi ，Ｌi ）｝＝ｍｉｎ｛Ｆ（ｌi ，
Ｌi ）｝＝Ｆ（１６，４１） となるのでクロックネット２１３内ではクロックスキュ
ウは０となっている。
ロードピンＨ０６およびＨ０５に大しても、中継点検出
手段１０５による中継点の検出と、支線配線手段１０６
による中継点−ロードピン間の支線配線を繰り返すこと
により、図７に示す中継点２２２および２２３と、支線
経路２２４および２２５が求められる。その結果、図７
に示すようなクロックネット２１３の配線経路２２６で
は、ソースピンＮ０１から、全ロード側ブロック２０２
〜２０６の全てのロードピンＨ０２〜Ｈ０６に到る一筆
書きの配線経路長は全て１６で等長であり、 ｍａｘ｛Ｆ（ｌi ，Ｌi ）｝＝ｍｉｎ｛Ｆ（ｌi ，
Ｌi ）｝＝Ｆ（１６，４１） となるのでクロックネット２１３内ではクロックスキュ
ウは０となっている。
【００２０】クロックネット２１４についても同様にし
て処理し、図８に示すような配線経路２２７を得る。ソ
ースピンＮ０２から、全ロード側ブロック２０８〜２１
２の全てのロードピンＨ０８〜Ｈ１２に到る一筆書きの
配線経路長は全て１５で等長であり、 ｍａｘ｛Ｆ（ｌi ，Ｌi ）｝＝ｍｉｎ｛Ｆ（ｌi ，
Ｌi ）｝＝Ｆ（１５，３１） となるのでクロックネット２１４内ではクロックスキュ
ウは０となっている。
て処理し、図８に示すような配線経路２２７を得る。ソ
ースピンＮ０２から、全ロード側ブロック２０８〜２１
２の全てのロードピンＨ０８〜Ｈ１２に到る一筆書きの
配線経路長は全て１５で等長であり、 ｍａｘ｛Ｆ（ｌi ，Ｌi ）｝＝ｍｉｎ｛Ｆ（ｌi ，
Ｌi ）｝＝Ｆ（１５，３１） となるのでクロックネット２１４内ではクロックスキュ
ウは０となっている。
【００２１】次に、図２に示すようにクロックネット２
１３および２１４のロード側のブロック２０６と２０８
間にはバス接続があるので、クロックネット集合検出手
段１０７が、それらのクロックネットを一つの集合とし
て求める。次に、幹線迂回手段１０８が集合内のクロッ
クネット間のクロックスキュウを小さくするように隠ク
ロックネットのソース側端子から配線経路上の最初の中
継点までの配線を迂回させるのであるが、例では、前述
したように異なるクロックネット間でｌｉによる影響が
小さいのでクロックネットの総配線長（Ｌ）が等しいと
き、 Ｆ（ｌa ，Ｌ）≒Ｆ（ｌb ，Ｌ） となってクロッネット間のクロックスキュウが最小とな
る。したがって、図９に示すようにクロックネット２１
４の総配線長がクロックネット２１３の総配線長（４
１）と等しくなるように図８の配線経路２２７を迂回さ
せ、図９に示すように配線経路２２８を得る。これら配
線経路２２６および２２８が、目的とするクロックネッ
トのクロックスキュウの小さい配線経路である。
１３および２１４のロード側のブロック２０６と２０８
間にはバス接続があるので、クロックネット集合検出手
段１０７が、それらのクロックネットを一つの集合とし
て求める。次に、幹線迂回手段１０８が集合内のクロッ
クネット間のクロックスキュウを小さくするように隠ク
ロックネットのソース側端子から配線経路上の最初の中
継点までの配線を迂回させるのであるが、例では、前述
したように異なるクロックネット間でｌｉによる影響が
小さいのでクロックネットの総配線長（Ｌ）が等しいと
き、 Ｆ（ｌa ，Ｌ）≒Ｆ（ｌb ，Ｌ） となってクロッネット間のクロックスキュウが最小とな
る。したがって、図９に示すようにクロックネット２１
４の総配線長がクロックネット２１３の総配線長（４
１）と等しくなるように図８の配線経路２２７を迂回さ
せ、図９に示すように配線経路２２８を得る。これら配
線経路２２６および２２８が、目的とするクロックネッ
トのクロックスキュウの小さい配線経路である。
【００２２】なお本来は、スキュウ調整のための迂回長
の計算はＬj ，ｌi に基づいて厳密に求められるのであ
るが説明を簡単にするためｌi の影響を無視した。
の計算はＬj ，ｌi に基づいて厳密に求められるのであ
るが説明を簡単にするためｌi の影響を無視した。
【００２３】
【発明の効果】以上説明したように本発明は、クロック
スキュウの小さい回路制約を満足するクロックネットの
配線結果を自動で得ることができる。すなわち、今後の
回路の高速化に伴うクロック周期の短縮に不可欠なクロ
ックスキュウの低減に効果がある。さらに、回路の大規
模化に伴い増加する傾向にあるクロックスキュウを低減
する必要があるクロックネットの配線パターンを人手作
成する場合の工数を無くするという効果がある。
スキュウの小さい回路制約を満足するクロックネットの
配線結果を自動で得ることができる。すなわち、今後の
回路の高速化に伴うクロック周期の短縮に不可欠なクロ
ックスキュウの低減に効果がある。さらに、回路の大規
模化に伴い増加する傾向にあるクロックスキュウを低減
する必要があるクロックネットの配線パターンを人手作
成する場合の工数を無くするという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明および従来例を説明するための論理接続
関係を示す図である。
関係を示す図である。
【図３】図２の論理接続関係について自動配置プログラ
ムによってブロック２０１〜２１２が配置された例を示
す図である。
ムによってブロック２０１〜２１２が配置された例を示
す図である。
【図４】本発明の配線処理方式によって得られた幹線経
路の例２１７を示す図である。
路の例２１７を示す図である。
【図５】本発明の配線処理方式によって求められた支線
経路の例２１９を示す図である。
経路の例２１９を示す図である。
【図６】本発明の配線処理方式によって求められた支線
経路の例２２１を示す図である。
経路の例２２１を示す図である。
【図７】本発明の配線処理方式によって求められた支線
経路の例２２４および２２５を示す図である。
経路の例２２４および２２５を示す図である。
【図８】本発明の配線処理方式によって得られた配線経
路の例２２７を示す図である。
路の例２２７を示す図である。
【図９】本発明の配線処理方式によって得られた配線経
路の例２２８を示す図である。
路の例２２８を示す図である。
【図１０】従来の手法を用いて得られた配線経路の例２
１５および２１６を示す図である。
１５および２１６を示す図である。
１０１ 制御手段 １０２ 入力手段 １０３ クロックネット検出手段 １０４ 幹線配線手段 １０５ 中継点検出手段 １０６ 支線配線手段 １０７ クロックネット集合検出手段 １０８ 幹線迂回手段 １０９ 出力手段 １１０ 論理接続情報 １１１ クロックネット指定情報 １１２ 配線領域情報
Claims (1)
- 【請求項１】 ブロック間の接続情報およびブロックの
配置結果を反映した配線領域を入力する入力手段と、 クロックドライバの名称の指定あるいはネット名の指定
等によって指定された、スキュウを小さくする必要のあ
るクロック系のネット接続（クロックネット）を検出す
るクロックネット検出手段と、 前記クロックネット検出手段によって検出されたクロッ
クネットの接続情報と配線領域上でのクロックネット内
端子位置をもとに、クロックネット毎にクロックネット
内のソース側の端子（クロックドライバの出力端子）か
ら最も離れた位置にあるロード後の端子（Ｆ／Ｆ等のク
ロック入力端子）までの配線（幹線）を行なう幹線配線
手段と、 クロックネット毎に、幹線または既に配線が完了してい
る支線（幹線以外の配線）の配線経路上の点で、ソース
側の端子からその点までの一筆書きの経路長と配線未終
了のロード側の端子からその点までの距離（マンハッタ
ン長）の和が幹線長に等しくなるような点を、対象とす
るロード側の端子とネット内既配線（配線済みの幹線お
よび支線）との配線の中継点として求める中継点検出手
段と、 クロックネット毎に、前記中継点検出手段により求めた
中継点とその中継点を求める対象となったロード側の端
子との間の配線を行なう支線配線手段と、異なるクロッ
クネットのロード側のブロック間にパス接続があるよう
なクロッ クネットの集合を求めるクロックネット集合検出手段
と、 前記クロックネット集合検出手段により求められたクロ
ックネット集合毎に、集合内のクロックネット間のクロ
ックスキュウを小さくするように各クロックネットのソ
ース側端子から配線経路上の最初の中継点までの配線を
迂回させる幹線迂回手段とを有することを特徴とする配
線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157186A JPH064621A (ja) | 1992-06-17 | 1992-06-17 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157186A JPH064621A (ja) | 1992-06-17 | 1992-06-17 | 配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064621A true JPH064621A (ja) | 1994-01-14 |
Family
ID=15644080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157186A Withdrawn JPH064621A (ja) | 1992-06-17 | 1992-06-17 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064621A (ja) |
-
1992
- 1992-06-17 JP JP4157186A patent/JPH064621A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH064621A (ja) | 配線処理方式 | |
| JP2790154B2 (ja) | 配線処理方式 | |
| JP3530025B2 (ja) | 概略配線決定方法及び記憶媒体 | |
| JPH06215071A (ja) | クロック配線設計装置 | |
| JPH05128214A (ja) | 配線処理方式 | |
| JP2904270B2 (ja) | クロストークエラー抑制方式 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JPH04251961A (ja) | Ｃａｄによる回路ブロックの配置設計方式 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JPH0561940A (ja) | ブロツクの配置処理方式 | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JP2685566B2 (ja) | 半導体集積回路装置の配線設計方法 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JPH07152812A (ja) | 自動配置配線方法及び自動配置配線装置 | |
| JP2908447B1 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JP2692608B2 (ja) | 集積回路配置装置および方法 | |
| JP2001135726A (ja) | 半導体集積回路およびレイアウト方法 | |
| JPH11145295A (ja) | 自動配置配線方法 | |
| JPH0528223A (ja) | 配置処理方式 | |
| JPH06203104A (ja) | アナログ大規模集積回路のレイアウトコンパクション方法 | |
| JPH05136265A (ja) | Ｌｓｉの配置処理方式 | |
| JPH06236924A (ja) | 線長違反配線の再配線方法およびその装置 | |
| JPH04344573A (ja) | Ｃａｄシステムにおける配線処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |