JPH05129915A - 漏話防止多入力単一出力アナログスイツチ回路 - Google Patents

漏話防止多入力単一出力アナログスイツチ回路

Info

Publication number
JPH05129915A
JPH05129915A JP4110119A JP11011992A JPH05129915A JP H05129915 A JPH05129915 A JP H05129915A JP 4110119 A JP4110119 A JP 4110119A JP 11011992 A JP11011992 A JP 11011992A JP H05129915 A JPH05129915 A JP H05129915A
Authority
JP
Japan
Prior art keywords
switch
reference voltage
differential amplifier
voltage source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4110119A
Other languages
English (en)
Other versions
JP2675484B2 (ja
Inventor
Young-Ho Shin
榮昊 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05129915A publication Critical patent/JPH05129915A/ja
Application granted granted Critical
Publication of JP2675484B2 publication Critical patent/JP2675484B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】 漏話防止多入力単一出力アナログスイッチ回
路を提供する。 【構成】 アナログ信号入力部と共同負荷の間で、論理
制御部の制御下で第１基準電圧源及び定電流源のバイア
ス状態により、入力された信号のうち一つを選択増幅出
力する第１選択スイッチ部と、差動増幅器を含むアナロ
グスイッチ回路に第２基準電圧源と第２選択スイッチ部
を付加し、選択された入力端と選択されていない入力端
間の連結回路を遮断し、互いの漏話を防止する。 【効果】 スイッチ切換時バイアス変動により起こるパ
ルス性雑音を防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、いろんな入力のうち選
択された一つの入力だけを出力するアナログスイッチ回
路に関するもので、特に各種電気電子製品に用いられる
色々な機能スイッチのうちある一つの機能スイッチを選
択したとき、選択されていない他の機能スイッチ側の回
線から願わない入力が出力端に現れることを防止するの
に適合なアナログスイッチに関するものである。
【０００２】
【従来の技術】最近、各種電気電気製品では、それらの
音声信号を一つの機能選択装置を通じて他方の出力装置
に送られるように配線処理をしている。例えば、家庭
で、テレビ，ビデオ，オーディオセット等のような家電
製品があるとき、これらの音声を聞くためにはそれぞれ
の該当スピーカーが必要である。こうなると、経済的に
空間的に効率的でないので、これらの音声を一つのスピ
ーカーを通じて聞けるように、これらのうち一つを選択
してくれる多入力単一出力アナログスイッチ回路が必要
であった。即ち、テレビジョンセットの機能スイッチを
選択すると、テレビジョンセットから送出される音声だ
けがスピーカーに出力され、オーディオセットの機能ス
イッチを選択するとオーディオセットから送出される音
声だけがスピーカーに出力されるようにする多入力単一
出力アナログスイッチ回路が要求された。
【０００３】従来の多入力単一出力アナログスイッチ回
路は、図１に図示されている。図１でその動作状態を見
てみると、まず論理制御部５の出力信号により選択スイ
ッチ部４の第１のスイッチＳ１が選択されたと仮定して
みよう。このとき、入力部１の第１入力端ＩＮ１に所定
のアナログ信号が入り、差動増幅部２の第１差動増幅器
Ａ１の非反転端子に印加されると、第１差動増幅器Ａ１
はこれを増幅し、それの出力に接続された共通負荷３を
通じて出力端８に送出する。だが、第１のスイッチＳ１
が選択されている状態で、第１入力端ＩＮ１にアナログ
信号が入力されたとき、第２入力端ＩＮ２にもほかのア
ナログ信号が入れば、このほかきアナログ信号は、抵抗
部６のバイアス抵抗ＲＢ１，ＲＢ２を通じて第１差動増
幅器Ａ１の非反転端子に印加され、共通負荷３を経由
し、出力端８に現れる。言い換えると、第１入力端ＩＮ
１にアナログ入力信号が入力されず、第２入力端ＩＮ２
に他のアナログ入力信号が入力される場合、他のアナロ
グ入力信号は選択されていない機能スイッチ側に接続さ
れた回線と、選択された機能スイッチに連結された差動
増幅器を通じて出力端に伝達され、漏話現象が発生する
ことになる。図１で、まだ説明されていない図示符号
“Ｖｒｅｆｌ”は差動増幅部２の基準電圧源、“Ｒｉ
１”は前記基準電圧源の内部抵抗、“１”は差動増幅器
２のバイアス電源になる電流源、“ＲＢ１〜ＲＢ５”は
第１ないし第５バイアス抵抗、“Ａ１〜Ａ５”は第１な
いし第５差動増幅器、“Ｓ１〜Ｓ５”は第１ないし第５
スイッチ、“ＩＮ１〜ＩＮ５”は第１ないし第５入力端
である。
【０００４】図２は、図１に図示したアナログスイッチ
を実際に集積回路に具現した例を示したものである。
【０００５】図２に図示したように、差動増幅器２には
エミッタ同士連結されているトランジスター対（Ｑ１，
Ｑ２），（Ｑ４，Ｑ５），（Ｑ７，Ｑ８），（Ｑ１０，
Ｑ１１），（Ｑ１３，Ｑ１４）からそれぞれ形成された
多数の差動増幅器Ａ１，Ａ２，Ａ３，Ａ４，Ａ５があ
る。これら差動増幅器Ａ1 〜Ａ５は選択スイッチ部４を
なすスイッチトランジスターＱ３，Ｑ６，Ｑ９，Ｑ１
２，Ｑ１５を制御する論理制御部５の出力信号によりイ
ネーブル又はディスエイブルにされる。即ち、スイッチ
トランジスターＱ３，Ｑ６，Ｑ９，Ｑ１２，Ｑ１５には
定電流源１が共通に連結されており、論理制御部５がス
イッチトランジスターＱ３，Ｑ６，Ｑ９，Ｑ１２，Ｑ１
５のうち一つのスイッチトランジスターを選択すると、
定電流源１からの電流が選択されたスイッチトランジス
ターのスイッチング動作によりイネーブルされた差動増
幅器の該当トランジスターのエミッタに流れる。例え
ば、使用者の選択による論理制御部５の出力信号により
選択スイッチ部４のスイッチトランジスターＱ３がター
ンオンされると、第１差動増幅器Ａ１が動作することに
なる。一方、残りのスイッチトランジスターＱ６，Ｑ
９，Ｑ１２，Ｑ１５はターンオンされ、第２ないし第５
の差動増幅器（Ａ２ないしＡ５）は動作をしない。
【０００６】したがって、スイッチトランジスターＱ３
が駆動される間だけトランジスターＱ１，Ｑ２も動作す
ることになるので、このとき入力部１の第１入力端ＩＮ
１にアナログ信号が入ると、第１差動増幅器Ａ１はこれ
を増幅し、出力端８に出力される。このとき、入力部１
の第２入力端ＩＮ２に他のアナログ信号が入り、このア
ナログ信号がバイアス抵抗ＲＢ２，ＲＢ１を通じて増幅
トランジスターＱ２のベースに印加されると仮定する
と、第１入力端ＩＮ１からのアナログ信号と共に共通負
荷３を通じて出力端８から出力されるので漏話が発生す
ることになる。
【０００７】ここで、実例を通じて発生される漏話量を
計算することにする。
【０００８】まず、図１で第１スイッチＳ１がオンにさ
れ、残りのスイッチＳ２，Ｓ３，Ｓ４，Ｓ５がオフにさ
れた状態で、第１入力端ＩＮ１にアナログ信号が入ら
ず、第２入力端ＩＮ２にだけアナログ信号が入るとする
と、このとき発生される漏話量は下記の式１のようにな
る。
【０００９】 Ｖｃｔ２＝｛Ｒｉ１／（ＲＢ２＋Ｒｉ１）｝・Ｖｉ２．．．１ ここで、Ｖｃｔ２は出力端８に現れた漏話電圧であり、
Ｖｉ２は第２入力端にに印加されるアナログ入力電圧で
あり、Ｒｉ１は第１基準電圧源Ｖｒｅｆ１の内部抵抗で
ある。
【００１０】このように、理想的な多入力単一出力アナ
ログスイッチの場合、願わないアナログ入力信号は出力
端８に現れてはいけないが、前述した構成を持つアナロ
グスイッチでは漏話現象が発生する。このような現象は
第１スイッチＳ１に接続された差動増幅器Ａ１にアナロ
グ入力信号が入るとき、第１スイッチＳ１以外の他のス
イッチ選択時にも同一に起こる。
【００１１】従来のアナログスイッチで漏話を防止する
ためには、基準電圧源Ｖｒｅｆ１の内部抵抗Ｒｉ１を０
にするか、実際に０に減少させるか、又は各差動増幅器
のバイアス電圧をそれぞれ独立の基準電圧源から供給さ
れるように作らなければならないが、現実的には具現す
ることがとても難しい。
【００１２】
【発明が解決しようとする課題】本発明の目的は、差動
増幅部にバイアス電圧を供給するための第１基準電圧以
外に第２基準電圧源をもう一つ追加し、この第１，第２
基準電圧源と差動増幅部との間に接続される第２選択ス
イッチ部を追加させ、この第２選択スイッチのスイッチ
動作により、イネーブルされた差動増幅器と、選択され
ていない入力端の連結経路を遮断し、互いに漏話が発生
することを防止するようにする漏話防止機能を持つ多入
力単一出力アナログスイッチ回路を提供するところにあ
る。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明は各種のアナログ信号を受信する多数の入力
端を持つ入力部と、前記入力部に接続される多数の差動
増幅器を持ち、受信されたアナログ信号を増幅する差動
増幅部と、前記差動増幅部に接続され、前記差動増幅器
のうち一つだけをイネーブルさせ受信されたアナログ信
号のうち、該当アナログ信号をイネーブルされた差動増
幅器を通じて出力端に出力されるようにスイッチング動
作を行う第１選択スイッチ部と、前記差動増幅器に第１
基準バイアス電圧を供給する第１基準電圧源と、それの
出力信号で前記第１選択スイッチ部を制御する論理制御
部と、前記差動増幅部のバイアス電源になる正電流源
と、前記差動増幅器の出力に接続され、前記差動増幅器
の出力を前記出力端を通じて出力する共通負荷を含む多
入力単一出力アナログスイッチ回路において、前記差動
増幅部に第２基準バイアス電圧を供給する第２基準電圧
源と、多数のスイッチング対を持ち、前記第１，第２基
準電圧源と前記差動増幅部間に置かれ、前記論理制御部
の出力信号により前記差動増幅器に前記第１及び第２基
準電圧源からのバイアス電圧を選択的に供給するように
スイッチング動作を行う第２選択スイッチ部を更に含
み、前記イネーブルされた差動増幅器を通じて願わない
信号が出力端から出力されないようにすることを特徴と
する漏話防止多入力単一出力アナログスイッチ回路を提
供するところを特徴とする。特に、望ましくは、前記第
２基準電圧源の電位レベルは、前記第１基準電圧源の電
位レベルと同じことを特徴とする。
【００１４】本発明の望ましい他の実施例によると、本
発明による漏話防止多入力単一出力アナログスイッチ回
路は、前記第１選択スイッチ部により前記差動増幅器の
うちある一つがイネーブルされたとき、前記イネーブル
された差動増幅器に接続される前記第２選択スイッチ部
のスイッチ対のうち一つのスイッチはオンにされ、前記
第１基準電圧源に電気的に接続され、もう一つのスイッ
チはオフにされ、前記第２基準電圧源に電気的に接続さ
れず、各ディスエイブルされた差動増幅器に連結された
前記第２選択スイッチ部の各スイッチ対の一つのスイッ
チはターンオフされ、前記第１基準電圧源に電気的に接
続されず、もう一つのスイッチはオンにされ、第２基準
電圧源に電気的に接続されるように構成される。
【００１５】本発明の望ましい更に他の実施例による
と、本発明の漏話防止多入力単一出力アナログスイッチ
回路は、前記第２選択スイッチ部のスイッチ対のうち一
つのスイッチは、それのコレクターが前記第１基準電圧
源に接続され、それのベースはそれのコレクターに接続
され、それのエミッタが差動増幅部に接続される第１ス
イッチトランジスターと、それのコレクターが第１スイ
ッチトランジスターのベースに接続され、それのエミッ
タが抵抗を通じて接地され、それのベースが前記論理制
御部に接続される第２スイッチトランジスターから構成
される。
【００１６】本発明の望ましい更に違う実施例による
と、本発明の漏話防止多入力単一出力アナログスイッチ
回路は、前記第２選択スイッチ部のスイッチ対のうちも
う一つのスイッチは、それのコレクターが前記第２基準
電圧源に接続され、それのベースはそれのコレクターに
接続され、それのエミッタが前記差動増幅部に接続され
る第３スイッチトランジスターと、それのコレクターが
第３スイッチトランジスターのベースに接続され、それ
のエミッタが抵抗を通じて接地され、それのベースが前
記論理制御部に接続される第４スイッチトランジスター
から構成される。
【００１７】前記のように構成された本発明の漏話防止
多入力単一出力アナログスイッチ回路は願わない入力信
号がイネーブルされた差動増幅器を通じて出力端に現れ
ることを防止できる。
【００１８】
【作用】本発明による漏話防止多入力単一出力アナログ
スイッチ回路によると、スイッチ切換時バイアス変動に
より起こるパルス性雑音を防止できる。
【００１９】
【実施例】添付された図面により、本発明の具体的な実
施例を詳しく叙述することにより、本発明の目的及び長
所が明らかになるであろう。
【００２０】図３では、本発明のアナログスイッチ回路
の全体的な構成は、従来のアナログスイッチ回路と同じ
であるが、本発明のアナログスイッチ回路では２個の基
準電圧源Ｖｒｅｆ１，Ｖｒｅｆ２を用いるし、２個の基
準電圧源Ｖｒｅｆ１，Ｖｒｅｆ２が独立的に各差動増幅
器Ａ１，Ａ２，Ａ３，Ａ４，Ａ５にバイアス電圧を供給
するように制御する第２の選択制御部７が付加されてい
ることが異なる。
【００２１】では、論理制御部５の出力信号による第２
の選択スイッチ部７の動作を見てみると、第１差動増幅
器Ａ１に接続され、ある一つのスイッチ対Ｓ１１，Ｓ１
１２では第１基準電圧源Ｖｒｅｆ１に連結されたスイッ
チＳ１１はオンにされ、第２基準電圧源Ｖｒｅｆ２に連
結されたスイッチＳ１２はオフにされる反面、差動増幅
器Ａ１に接続されていない残りのスイッチ対（Ｓ２１，
Ｓ２２），（Ｓ３１，Ｓ３２），（Ｓ４１，Ｓ４２），
（Ｓ５１，Ｓ５２）では、第１基準電圧源Ｖｒｅｆ１に
接続されたスイッチＳ２１，Ｓ３１，Ｓ４１，Ｓ５１は
オフにされ、第２基準電圧源Ｖｒｅｆ２に連結されたス
イッチＳ２２，Ｓ３２，Ｓ４２，Ｓ５２はオンにされ
る。
【００２２】一方、入力部１で第１入力端ＩＮ１を通じ
てアナログ信号が第１差動増幅器Ａ１の非反転端子に印
加されると、第１差動増幅器Ａ１はこれを増幅し、共通
負荷３を通じて出力端８に送出する。このとき、第２入
力端ＩＮ２でも他のアナログ信号が入ると仮定すると、
第２差動増幅器Ａ２に接続されているスイッチ対Ｓ２
１，Ｓ２２のうち第１基準電圧源Ｖｒｅｆ１に連結され
たスイッチＳ２１はオフにされ、第２基準電圧源Ｖｒｅ
ｆ２に接続されたスイッチＳ２２はオンにされているの
で互いに電気的に接続されず、第２アナログ信号は第１
差動増幅器Ａ１の非反転端子に印加されない。
【００２３】図４は、本発明によるアナログスイッチ回
路を詳しく図示したものである。
【００２４】図４で、トランジスターＱ２２〜４１は第
２選択スイッチ部７を形成し、抵抗Ｒ３〜Ｒ２２は差動
増幅器２に対するバイアス抵抗である。更に、第１差動
増幅器Ａ１に接続されている一対のスイッチＳ１１，Ｓ
１２はトランジスターＱ２２〜Ｑ２５から構成され、第
２差動増幅器Ａ２に接続されている一対のスイッチＳ２
１，Ｓ２２はトランジスターＱ２６〜Ｑ２９から構成さ
れ、第３差動増幅器Ａ３に接続されている一対のスイッ
チＳ３１，Ｓ３２はトランジスターＱ３０〜Ｑ３３から
構成され、第４差動増幅器Ａ４に接続されている一対の
スイッチＳ４１，し４２はトランジスターＱ３４〜Ｑ３
７から構成され、第５差動増幅器Ａ５に接続されている
一対のスイッチＳ５１，Ｓ５２はトランジスターＱ３８
〜Ｑ４１から構成される。
【００２５】では、図４により本発明の動作を更に詳し
く説明すると、次のようになる。
【００２６】図４で論理制御部の出力信号により図３の
第１選択スイッチ部４内のスイッチＳ１に該当する第３
トランジスターＱ３がターンオンされると、第１差動増
幅器Ａ１はイネーブルされる。即ち、電流源１が前記第
１差動増幅器Ａ１を構成する第１及び第２トランジスタ
ーＱ１，Ｑ２のエミッタに流れる。一方、同じ時間に論
理制御部５の出力信号により、第１差動増幅器Ａ１に接
続されている図３のスイッチ対Ｓ１１，Ｓ１２のうち、
第１１スイッチＳ１１はオンにされ、第１２スイッチＳ
１２はオフにされ、即ち、図４の２４及び第２５トラン
ジスターＱ２４，Ｑ２５はターンオンされ、第１差動増
幅器Ａ１は第１基準電圧源Ｖｒｅｆ１からバイアス電圧
を供給される反面、第２，３，４及び５差動増幅器Ａ２
〜Ａ５にそれぞれ接続されている一対のスイッチ（Ｓ２
１，Ｓ２２），（Ｓ３１，Ｓ３２），（Ｓ４１，Ｓ４
２），（Ｓ５１，Ｓ５２）は、第１差動増幅器Ａ１に接
続されている一対のスイッチＳ１１，Ｓ１２の動作と反
対に動作し、第２，３，４及び５差動増幅器Ａ２〜Ａ５
はそれぞれ第２基準電圧源Ｖｒｅｆ２からバイアス電圧
を供給される。言い換えると、トランジスターＱ２８，
Ｑ２９，Ｑ３２，Ｑ３３，Ｑ３６，Ｑ３７，Ｑ４０，Ｑ
４１はオンにされ、トランジスターＱ２６，Ｑ２７，Ｑ
３０，Ｑ３１，Ｑ３４，Ｑ３５，Ｑ３８，Ｑ３９はオフ
にされる。
【００２７】このとき、入力部１の第１入力端ＩＮ１に
アナログ信号が入力されると仮定すると、このアナログ
信号は第１差動増幅器Ａ１をなし増幅トランジスターＱ
２のベースを通じて出力端８に出力される。また、第２
入力端ＩＮ２に他のアナログ信号が入っても、このアナ
ログ信号は増幅トランジスターＱ２のベースに印加され
る経路が遮断されているので、出力端８に現れない。
【００２８】結果的に、願わない入力が出力端８に出力
されることを防止できる。言い換えると、イネーブルさ
れた差動増幅器は第１基準電圧源Ｖｒｅｆ１に接続さ
れ、ディスエイブルされた差動増幅器は第２基準電圧源
Ｖｒｅｆ２に接続され、選択されていない入力がイネー
ブルされた差動増幅器に入力されず、前述で説明した漏
話公式１により各入力部のバイアス抵抗と基準電圧の内
部抵抗の比により計算される漏話が発生されない。
【００２９】また、本発明のアナログスイッチ回路で
は、第１選択スイッチ部により選択されていない各入力
端に接続された差動増幅器に第２基準電圧源から電圧が
引続き供給され、所定の駆動電圧を維持させることによ
り、スイッチ切換時バイアス電圧変動により起こるパル
ス性雑音を防止する。言い換えると、第１選択スイッチ
部により選択されていない入力端は、第１基準電圧源Ｖ
ｒｅｆ１とその選択されていない入力端に接続された差
動増幅器の間の連結スイッチがオフにされている。した
がって、本発明によるアナログスイッチ回路においての
ように、第２基準電圧源Ｖｒｅｆ２と選択された差動増
幅器を連結するスイッチがオフにされているとすれば、
第２基準電圧源からのバイアス電圧は選択された差動増
幅器に供給されない。
【００３０】このとき、各入力端にキャパシター（図示
していない）が連結されたならば、このキャパシターの
充電電圧は低くなる。このような状態で、すぐ前に選択
されていない入力端がその次に選択されると、既に放電
されたキャパシターにより充電時間が必要になり、これ
により時間が遅延され、パルス性雑音も発生することに
なるが、これはディスエイブルされた差動増幅器に第２
基準電圧源Ｖｒｅｆ２からバイアス電圧を引続き供給さ
れるようにすることにより解決される。
【００３１】図５は、本発明によるアナログスイッチと
従来のアナログスイッチに対する性能を比較したグラフ
を図示したものである。実線Ａは従来の漏話の量を表示
したもので、破線Ｂは本発明による漏話の量を表示した
ものである。
【００３２】図５で分かるように、従来のアナログスイ
ッチ回路で漏話される量が、本発明のアナログスイッチ
から漏話される量より明らかに多く、これらを比較して
みると、１ＫＨｚの周波数では従来のアナログスイッチ
回路での約１／５００に比べて、本発明のアナログスイ
ッチ回路では約１／１０7 程度しか願わない入力信号が
出力端にほぼ出ない。
【００３３】図５で、漏話の量ｄＢと周波数の関係を見
てみると、従来のアナログスイッチ回路では、寄生キャ
パシタンスによる漏話の量が選択されてない入力端から
来る漏話の量より相対的にかなり微細なので周波数の影
響を受けないが、本発明のアナログスイッチ回路では、
周波数が増加することにより寄生キャパシタンスによる
願わない信号、即ち雑音性パルスが更に多くなるので、
周波数の増加に比例し漏話の量も増加することになる。
【図面の簡単な説明】
【図１】 従来の多入力単一出力アナログスイッチ回路
の回路図である。
【図２】 図１の詳細な回路図である。
【図３】 本発明による漏話防止多入力単一出力アナロ
グスイッチ回路の一実施例の回路図である。
【図４】 図３の詳細な回路図である。
【図５】 従来のアナログスイッチと本発明によるアナ
ログスイッチに対する性能比較グラフ図である。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 各種のアナログ信号を受信する多数の入
    力端を持つ入力部と、 前記入力部に接続される多数の差動増幅器を持ち、受信
    されたアナログ信号を増幅する差動増幅部と、 前記差動増幅部に接続され、前記差動増幅器のうち一つ
    だけをイネーブルさせ受信されたアナログ信号のうち、
    該当アナログ信号をイネーブルされた差動増幅器を通じ
    て出力端に出力されるようにスイッチング動作を行う第
    １選択スイッチ部と、 前記差動増幅器に第１基準バイアス電圧を供給する第１
    基準電圧源と、 それの出力信号で前記第１選択スイッチ部を制御する論
    理制御部と、 前記差動増幅部のバイアス電源になる正電流源と、 前記差動増幅器の出力に接続され、前記差動増幅器の出
    力を前記出力端を通じて出力する共通負荷を含む多入力
    単一出力アナログスイッチ回路において、 前記差動増幅部に第２基準バイアス電圧を供給する第２
    基準電圧源と、 多数のスイッチング対を持ち、前記第１，第２基準電圧
    源と前記差動増幅部間に置かれ、前記論理制御部の出力
    信号により前記差動増幅器に前記第１及び第２基準電圧
    源からのバイアス電圧を選択的に供給するようにスイッ
    チング動作を行う第２選択スイッチ部を更に含み、前記
    イネーブルされた差動増幅器を通じて願わない信号が出
    力端から出力されないようにすることを特徴とする漏話
    防止多入力単一出力アナログスイッチ回路。
  2. 【請求項２】 前記第２基準電圧源の電位レベルは、前
    記第１基準電圧源の電位レベルと同一であることを特徴
    とする請求項１記載の漏話防止多入力単一出力アナログ
    スイッチ回路。
  3. 【請求項３】 前記第２選択スイッチ部の多数のスイッ
    チ対は、前記第１選択スイッチ部により前記差動増幅器
    のうちある一つがイネーブルされたとき、前記イネーブ
    ルされた差動増幅器に接続される前記第２選択スイッチ
    部のスイッチ対のうち一つのスイッチはオンにされ、前
    記第１基準電圧源電気的に接続され、もう一つのスイッ
    チはオフにされ、前記第２基準電圧源に電気的に接続さ
    れず、各ディスエイブルされた差動増幅器に連結された
    前記第２選択スイッチ部のスイッチ対内での一つのスイ
    ッチはターンオフされ、前記第１，第２基準電圧源に電
    気的に接続されず、もう一つのスイッチはオンにされ、
    第２基準電圧源に電気的に接続されることを特徴とする
    請求項１記載の漏話防止多入力単一出力アナログスイッ
    チ回路。
  4. 【請求項４】 前記第２選択スイッチ部のスイッチ対の
    うち一つのスイッチはそれのコレクターが戦記第１基準
    電圧源に接続され、それのベースはそれのコレクターに
    接続され、それのエミッタが差動増幅部に接続される第
    １スイッチングトランジスターと、それのコレクターが
    第１スイッチングトランジスターのベースに接続され、
    それのエミッタが抵抗を通じて接地され、それのベース
    が前記論理制御部に接続される第２スイッチングトラン
    ジスターから構成される請求項１ないし３のいずれか１
    項に記載の漏話防止多入力単一出力アナログスイッチ回
    路。
  5. 【請求項５】 前記第２選択スイッチ部のスイッチ対の
    うちもう一つのスイッチは、それのコレクターが前記第
    ２基準電圧源に接続され、それのベースはそれのコレク
    ターに接続され、それのエミッタが前記差動増幅部に接
    続される第３スイッチングトランジスターのベースに接
    続され、それのエミッタが抵抗を通じて接地され、それ
    のベースが論理制御部に接続される第４スイッチングト
    ランジスターから構成される請求項１ないし３のいずれ
    か１項に記載の漏話防止多入力単一出力アナログスイッ
    チ回路。
  6. 【請求項６】 請求項５の前記第２選択スイッチ部のス
    イッチ対のうちもう一つのスイッチは、それのコレクタ
    ーが前記第２基準電圧源に接続され、それのベースはそ
    れのコレクターに接続され、それのエミッタが前記差動
    増幅器に接続される第３スイッチングトランジスター
    と、それのコレクターが第３スイッチングトランジスタ
    ーのベースに接続され、それのエミッタが抵抗を通じて
    接地され、それのベースが論理制御部に接続される第４
    スイッチングトランジスターから構成される請求項４記
    載の漏話防止多入力単一出力アナログスイッチ回路。
  7. 【請求項７】 前記第２選択スイッチ部の多数のスイッ
    チ対は、前記第１選択スイッチ部により前記差動増幅器
    のうちいずれか一つがイネーブルされたとき、前記イネ
    ーブルされた差動増幅器に接続される前記第２選択スイ
    ッチ部のスイッチ対のうち一つのスイッチはオンにさ
    れ、前記第１基準電圧源に電気的に接続され、もう一つ
    のスイッチはオフにされ、前記第２基準電圧源に電気的
    に接続されず、各ディスエイブルされた差動増幅器に連
    結された前記第２選択スイッチ部のスイッチ対内での一
    つのスイッチはターンオフされ、前記第１，第２基準電
    圧源に電気的に接続されることを特徴とする請求項２記
    載の漏話防止多入力単一出力アナログスイッチ回路。
  8. 【請求項８】 前記第２スイッチ部のスイッチ対のうち
    一つのスイッチは、それのコレクターが前記第１基準電
    圧源に接続され、それのベースはそれのコレクターが前
    記第１基準電圧源に接続され、それのベースはそれのコ
    レクターに接続され、それのエミッタが差動増幅部に接
    続される第１スイッチングトランジスターと、それのコ
    レクターが第１スイッチングトランジスターのベースに
    接続され、それのエミッタが抵抗を通じて接地され、そ
    れのベースが前記論理制御部に接続される第２スイッチ
    ングトランジスターから構成される請求項１，２又は７
    のいずれか１項に記載の漏話防止多入力単一出力アナロ
    グスイッチ回路。
  9. 【請求項９】 前記第２選択スイッチ部のスイッチ対の
    うちもう一つのスイッチは、それのコレクターが前記第
    ２基準電圧源に接続され、それのベースはそれのコレク
    ターに接続され、それのエミッタが前記差動増幅部に接
    続される第３スイッチングトランジスターと、それのコ
    レクターが第３スイッチングトランジスターのベースに
    接続され、それのエミッタが抵抗を通じて接地され、そ
    れのベースが論理制御部に接続される第４スイッチング
    トランジスターから構成される請求項１，２又は７のい
    ずれか１項に記載の漏話防止多入力単一出力アナログス
    イッチ回路。
  10. 【請求項１０】 前記第２選択スイッチ部のスイッチ対
    のうちもう一つのスイッチは、それのコレクターが前記
    第２基準電圧源に接続され、それのベースはそれのコレ
    クターに接続され、それのエミッタが前記差動増幅部に
    接続される第３スイッチングトランジスターと、それの
    コレクターが第３スイッチングトランジスターのベース
    に接続され、それのエミッタが抵抗を通じて接地され、
    それのベースが論理制御部に接続される第４スイッチン
    グトランジスターから構成される請求項８記載の漏話防
    止多入力単一出力アナログスイッチ回路。
JP4110119A 1991-07-02 1992-04-28 漏話防止多入力単一出力アナログスイッチ回路 Expired - Fee Related JP2675484B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1991-011215 1991-07-02
KR1019910011215A KR930008655B1 (ko) 1991-07-02 1991-07-02 누화방지 스위치회로
KR1991-11215 1991-07-02

Publications (2)

Publication Number Publication Date
JPH05129915A true JPH05129915A (ja) 1993-05-25
JP2675484B2 JP2675484B2 (ja) 1997-11-12

Family

ID=19316681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4110119A Expired - Fee Related JP2675484B2 (ja) 1991-07-02 1992-04-28 漏話防止多入力単一出力アナログスイッチ回路

Country Status (7)

Country Link
US (1) US5196733A (ja)
JP (1) JP2675484B2 (ja)
KR (1) KR930008655B1 (ja)
CN (1) CN1023532C (ja)
DE (1) DE4206863A1 (ja)
GB (1) GB2257588B (ja)
RU (1) RU2069452C1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003343Y1 (ko) * 1991-05-31 1993-06-09 삼성전자 주식회사 멀티 플렉서의 출력 제어장치
US5355036A (en) * 1992-11-12 1994-10-11 Texas Instruments Incorporated Timed make-before-break circuit for analog switch control
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
US6002268A (en) * 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
US5281867A (en) * 1993-02-23 1994-01-25 Motorola, Inc. Multiple channel sampling circuit having minimized crosstalk interference
US5502413A (en) * 1994-01-31 1996-03-26 Motorola, Inc. Switchable constant gain summing circuit
US5600278A (en) * 1995-02-03 1997-02-04 Hewlett-Packard Company Programmable instrumentation amplifier
US5596506A (en) * 1995-02-09 1997-01-21 Unisys Corporation Method of fabricating IC chips with equation estimated peak crosstalk voltages being less than noise margin
GB2300085A (en) * 1995-04-18 1996-10-23 Northern Telecom Ltd A high speed switch
US5565804A (en) * 1995-06-30 1996-10-15 Acer Peripherals, Inc. Signal switching circuit
DE19541369C2 (de) * 1995-11-07 1999-09-16 Temic Semiconductor Gmbh Schaltungsanordnung zur Spannungsverstärkung
US6218887B1 (en) * 1996-09-13 2001-04-17 Lockheed Martin Corporation Method of and apparatus for multiplexing multiple input signals
US6504419B1 (en) 2001-03-28 2003-01-07 Texas Instruments Incorporated High-speed closed loop switch and method for video and communications signals
RU2199843C1 (ru) * 2001-06-09 2003-02-27 Военный университет связи Резервированный усилитель
RU2195700C1 (ru) * 2001-10-23 2002-12-27 Ульяновский государственный технический университет Ранговый коммутатор
US6825716B2 (en) * 2002-04-30 2004-11-30 Freescale Semiconductor, Inc. System and apparatus for reducing offset voltages in folding amplifiers
US7123074B2 (en) * 2004-02-24 2006-10-17 Micrel, Inc. Method and system for multichannel-isolation-technique multiplexer
US7412221B2 (en) * 2005-03-29 2008-08-12 Intel Corporation Crosstalk reduction method, apparatus, and system
JP2009516458A (ja) * 2005-11-17 2009-04-16 エヌエックスピー ビー ヴィ フォールディング回路
US8989238B2 (en) * 2007-03-02 2015-03-24 Rambus Inc. Bi-directional interface circuit having a switchable current-source bias
FR2970394A1 (fr) * 2011-01-10 2012-07-13 Jerome Elie Champlet Dispositif de selection de source audio commande par la detection d'un instrument de musique sur son support
CN108111149A (zh) * 2017-12-20 2018-06-01 中国科学院长春光学精密机械与物理研究所 一种多通道模拟开关的抗串扰的方法
EP3681048B1 (en) * 2019-01-11 2021-10-13 Vestel Elektronik Sanayi ve Ticaret A.S. Method, device, and computer program product for mitigating inter-cable crosstalk
US11532366B2 (en) 2020-08-11 2022-12-20 Samsung Electronics Co., Ltd. Storage devices and methods of operating storage devices
KR20220141938A (ko) 2021-04-13 2022-10-21 삼성전자주식회사 송신기, 그것을 갖는 데이터 통신 장치, 및 그것의 데이터 전송 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856025A (ja) * 1971-11-15 1973-08-07
JPS5288962U (ja) * 1975-12-26 1977-07-02
JPS5380354U (ja) * 1976-12-07 1978-07-04
JPS54106161A (en) * 1978-02-08 1979-08-20 Saun Design Japan:Kk Switch circuit
JPS61208908A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 信号選択回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838296A (en) * 1973-10-29 1974-09-24 Nat Semiconductor Corp Emitter coupled logic transistor circuit
US3914620A (en) * 1973-12-26 1975-10-21 Motorola Inc Decode circuitry for bipolar random access memory
NL186789C (nl) * 1979-02-16 1991-02-18 Philips Nv Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal.
JP2546228B2 (ja) * 1985-12-20 1996-10-23 株式会社日立製作所 選択回路
US4897836A (en) * 1987-10-20 1990-01-30 Gazelle Microcircuits, Inc. Programmable connection path circuit
DE3816140A1 (de) * 1988-05-11 1989-11-23 Bosch Gmbh Robert Videosignalumschalter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856025A (ja) * 1971-11-15 1973-08-07
JPS5288962U (ja) * 1975-12-26 1977-07-02
JPS5380354U (ja) * 1976-12-07 1978-07-04
JPS54106161A (en) * 1978-02-08 1979-08-20 Saun Design Japan:Kk Switch circuit
JPS61208908A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 信号選択回路

Also Published As

Publication number Publication date
US5196733A (en) 1993-03-23
CN1023532C (zh) 1994-01-12
KR930008655B1 (ko) 1993-09-11
JP2675484B2 (ja) 1997-11-12
CN1068466A (zh) 1993-01-27
GB2257588A (en) 1993-01-13
GB2257588B (en) 1995-02-01
RU2069452C1 (ru) 1996-11-20
KR930003537A (ko) 1993-02-24
GB9205267D0 (en) 1992-04-22
DE4206863A1 (de) 1993-03-04
DE4206863C2 (ja) 1993-07-08

Similar Documents

Publication Publication Date Title
JP2675484B2 (ja) 漏話防止多入力単一出力アナログスイッチ回路
US5199079A (en) Supply voltage responsive audible transient (POP) suppression arrangement
US4521810A (en) Video source selector
EP0697766B1 (en) Buffer circuit with wide dynamic range
US5600382A (en) Input/output device for audio/video signals associated with a television
US4853648A (en) Power amplifier circuit with a stand-by state
KR970003720B1 (ko) 전기신호 증폭기 장치
EP0310575B1 (en) Integrated audio amplifier electronically commutable from a single ended or stereo configuration to a balanced or bridge configuration and viceversa
US7602237B2 (en) Amplifying circuit
JP3312911B2 (ja) 結合回路
KR100421077B1 (ko) 오디오신호증폭회로
US7734265B2 (en) Audio muting circuit and audio muting method
US4859962A (en) Videoamplifier
JPH0519323B2 (ja)
JPS631452Y2 (ja)
JP2967433B2 (ja) スイッチ回路
JP3258837B2 (ja) ミューティング回路
KR820001568Y1 (ko) 뮤팅 회로
JP2732672B2 (ja) 増幅回路
JPH09116385A (ja) 信号出力回路
JPH0514061A (ja) 増幅回路
JP2003179435A (ja) ミュート回路
KR200145193Y1 (ko) 음성신호 출력제어회로
JPH0231522B2 (ja)
JPH03255708A (ja) ミューティング機能付きトランジスタ増幅回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees