JPS6220042A - メモリアクセスポ−ト管理装置 - Google Patents
メモリアクセスポ−ト管理装置Info
- Publication number
- JPS6220042A JPS6220042A JP15987585A JP15987585A JPS6220042A JP S6220042 A JPS6220042 A JP S6220042A JP 15987585 A JP15987585 A JP 15987585A JP 15987585 A JP15987585 A JP 15987585A JP S6220042 A JPS6220042 A JP S6220042A
- Authority
- JP
- Japan
- Prior art keywords
- port
- processing system
- memory access
- access
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
処理系とメモリアクセスポートとの間にポートの選出を
行なう機構を設け、処理系とは独立してポートの選出動
作を行なわせることにより、処理系の負担を軽減すると
共に、メモリアクセスポートの使用率を向上させようと
するものである。
行なう機構を設け、処理系とは独立してポートの選出動
作を行なわせることにより、処理系の負担を軽減すると
共に、メモリアクセスポートの使用率を向上させようと
するものである。
プロセッサと補助記憶装置などのメモリとの間で情報の
転送を行う際に利用できる。
転送を行う際に利用できる。
従来は、処理系自体が記憶装置のメモ、リアクセスポー
トの使用状態をチェックし、また、使用するポートを決
定するなどの管理を行っていたため、処理系の負担が大
きく、迅速な処理を行なうことが困難であった。
トの使用状態をチェックし、また、使用するポートを決
定するなどの管理を行っていたため、処理系の負担が大
きく、迅速な処理を行なうことが困難であった。
処理装置自体がメモリアクセスポートの監視・割当てな
どの管理を行なっていた従来装置では、処理装置の負担
が大きいために系全体としての処理速度の向上が図れな
い欠点があったので、この欠点を排除しようとするもの
である。
どの管理を行なっていた従来装置では、処理装置の負担
が大きいために系全体としての処理速度の向上が図れな
い欠点があったので、この欠点を排除しようとするもの
である。
処理系と記憶装置のメモリアクセスポートとの間にメモ
リアクセスポートの管理をする装置を設け、その装置を
、処理系からのメモリアクセス要求に応じてセントされ
る第１の１ビツトレジスタと、使用されていないメモリ
アクセスポートの中から１つのポートを選出して選出さ
れたポートの番号を送出するポート選出装置と、このポ
ートにより処理系とこのポート番号のメモリアクセスポ
ート間の選択接続を行なうポート選択接続装置と、この
ポート選択接続装置による上記の選択接続が終了したこ
とを処理系に対して表示する第２の１ビツトレジスタと
により構成した。
リアクセスポートの管理をする装置を設け、その装置を
、処理系からのメモリアクセス要求に応じてセントされ
る第１の１ビツトレジスタと、使用されていないメモリ
アクセスポートの中から１つのポートを選出して選出さ
れたポートの番号を送出するポート選出装置と、このポ
ートにより処理系とこのポート番号のメモリアクセスポ
ート間の選択接続を行なうポート選択接続装置と、この
ポート選択接続装置による上記の選択接続が終了したこ
とを処理系に対して表示する第２の１ビツトレジスタと
により構成した。
〔実施例〕
図は本発明によるメモリアクセスポート管理装置（１０
）の実施例を示すもので、マイクロプロセッサなどの処
理系（１１）と４個として図示した複数のメモリアクセ
スポート（１２）を備える記憶装置（２）との間に設け
られる。
）の実施例を示すもので、マイクロプロセッサなどの処
理系（１１）と４個として図示した複数のメモリアクセ
スポート（１２）を備える記憶装置（２）との間に設け
られる。
処理系（土工）が記憶装置（１３）へのアクセスを要求
するとき、アクセス要求信号線（５）を介して管理装置
（上皇）内の第１の１ビツトレジスタであるフリップフ
ロップ（１）をセントする。
するとき、アクセス要求信号線（５）を介して管理装置
（上皇）内の第１の１ビツトレジスタであるフリップフ
ロップ（１）をセントする。
ボート選出装置（２）は、このフリップフロップ（１）
からの信号により記憶装置（１３）をアクセスするメモ
リアクセスポート（工２）の使用状況を検査し、空いて
いるポート中から１つのポートを選出してそのポートの
番号をポート選択接続装置（３）に送出する。
からの信号により記憶装置（１３）をアクセスするメモ
リアクセスポート（工２）の使用状況を検査し、空いて
いるポート中から１つのポートを選出してそのポートの
番号をポート選択接続装置（３）に送出する。
ポート選択接続装置（３）は、ボート選出装置（２）か
らのポート番号により、処理系（１１）からのバス（６
）を記憶装置の選出されたポートに接続し、その接続が
完了すると接続終了信号をボート選出装置（２）に返送
し、これによりボート選出装置（２）は第２の１ビツト
レジスタであるフリップフロップ（４）をセットする。
らのポート番号により、処理系（１１）からのバス（６
）を記憶装置の選出されたポートに接続し、その接続が
完了すると接続終了信号をボート選出装置（２）に返送
し、これによりボート選出装置（２）は第２の１ビツト
レジスタであるフリップフロップ（４）をセットする。
処理系（１１）は、このフリップフロップ（４）のセッ
ト出力であるアクセス可信号を線（７）を介して受信し
、ポート（１２）へのアクセスを開始する。
ト出力であるアクセス可信号を線（７）を介して受信し
、ポート（１２）へのアクセスを開始する。
第１のフリップフロップ（１）のリセットは第２のフリ
ップフロップ（４）のセットと同時に行なってもよいし
、処理系が記憶装置にアクセスしたことを確認してから
両フリップフロップ（１゜４）を同時にリセットしても
よく、処理系あるいは記憶装置の特性に応じて適宜のタ
イミングを選定することができる。
ップフロップ（４）のセットと同時に行なってもよいし
、処理系が記憶装置にアクセスしたことを確認してから
両フリップフロップ（１゜４）を同時にリセットしても
よく、処理系あるいは記憶装置の特性に応じて適宜のタ
イミングを選定することができる。
また、この実施例では、接続終了信号をポート選択接続
装置（３）からボート選出装置（２）に返送して第２の
フリップフロップ（４）をセントするものとして説明し
たが、ポート選択接続装置（３）が直接第２のフリップ
フロップ（４）をセットするように構成することもでき
る。
装置（３）からボート選出装置（２）に返送して第２の
フリップフロップ（４）をセントするものとして説明し
たが、ポート選択接続装置（３）が直接第２のフリップ
フロップ（４）をセットするように構成することもでき
る。
更に、処理系（１１）が使用するポートの番号を必要と
するならば、ボート選出装置（２）から送出されるボー
ト番号を処理系に取り込むことが出来るし、加えて特定
のポートが不調の場合に他のポートを指定できるように
しておけば、障害に対応する能力を一段と増大すること
ができる。
するならば、ボート選出装置（２）から送出されるボー
ト番号を処理系に取り込むことが出来るし、加えて特定
のポートが不調の場合に他のポートを指定できるように
しておけば、障害に対応する能力を一段と増大すること
ができる。
また、上述のように選出されたポート番号を処理系が取
り込んで、ポート選択接続装置の接続を制御するように
すれば、処理系に多少の負担はかかるものの、ポート選
択接続装置の構成を簡易化できる。
り込んで、ポート選択接続装置の接続を制御するように
すれば、処理系に多少の負担はかかるものの、ポート選
択接続装置の構成を簡易化できる。
本発明によれば、処理系から記憶装置へのアクセス制御
の大部分を、メモリアクセスポート管理装置に依存する
ことができるので、処理系の負担は著しく軽減され、全
体としての処理速度、処理効率を向上させることができ
る。
の大部分を、メモリアクセスポート管理装置に依存する
ことができるので、処理系の負担は著しく軽減され、全
体としての処理速度、処理効率を向上させることができ
る。
図は、本発明の実施例を示すものである。
図において、■は本発明によるメモリアクセスポート管
理装置、１は第１の１ビツトレジスタである第１のフリ
ップフロップ、４は第２の１ビツトレジスタである第２
のフリップフロップである。
理装置、１は第１の１ビツトレジスタである第１のフリ
ップフロップ、４は第２の１ビツトレジスタである第２
のフリップフロップである。
Claims (1)
- 【特許請求の範囲】 処理系（１１）と、複数のメモリアクセスポート（１２
）を有する記憶装置（￥１３￥）との間に設けられる装
置（￥１０￥）であって、 処理系（１１）が記憶装置（￥１３￥）へのアクセスを
要求していることを示す第１のレジスタ（１）と、 このレジスタ（１）の状態に応じて空いているメモリア
クセスポート中から１つのポートを選出してそのポート
番号を送出するポート選出装置（２）と、 このポート番号によって処理系（１１）とこの選出され
た番号のポートとの間の情報転送路を接続するポート選
択接続装置（３）と、 このポート選択接続装置（３）による情報転送路の接続
が完了したことを示す第２のレジスタ（４）と、 を備えることを特徴とするメモリアクセスポート管理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15987585A JPS6220042A (ja) | 1985-07-19 | 1985-07-19 | メモリアクセスポ−ト管理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15987585A JPS6220042A (ja) | 1985-07-19 | 1985-07-19 | メモリアクセスポ−ト管理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6220042A true JPS6220042A (ja) | 1987-01-28 |
| JPH0412857B2 JPH0412857B2 (ja) | 1992-03-05 |
Family
ID=15703111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15987585A Granted JPS6220042A (ja) | 1985-07-19 | 1985-07-19 | メモリアクセスポ−ト管理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045261A1 (en) * | 1999-01-27 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Access control device and access method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743256A (en) * | 1980-08-28 | 1982-03-11 | Nec Corp | Memory which capable of making parallel access |
-
1985
- 1985-07-19 JP JP15987585A patent/JPS6220042A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743256A (en) * | 1980-08-28 | 1982-03-11 | Nec Corp | Memory which capable of making parallel access |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045261A1 (en) * | 1999-01-27 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Access control device and access method |
| US6742089B1 (en) | 1999-01-27 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd. | Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412857B2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6220042A (ja) | メモリアクセスポ−ト管理装置 | |
| GB1595471A (en) | Computer system | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS6223904B2 (ja) | ||
| JPH0650499B2 (ja) | マイクロプロセッサ間デ−タ転送方式 | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| KR100251849B1 (ko) | 다중화 기능을 갖는 입/출력 제어 보드 | |
| JPS62283752A (ja) | ホストコンピユ−タ内バツフア割当て方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP3063501B2 (ja) | メモリアクセス制御方式 | |
| JPS6373453A (ja) | 共通バス制御方式 | |
| JPS60178572A (ja) | マルチプロセツサ装置 | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPS62286155A (ja) | マルチｃｐｕ制御方式 | |
| JPH01315858A (ja) | データ転送制御方法及び装置 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPS6371751A (ja) | 外部記憶装置 | |
| JPS61256421A (ja) | 捕助記憶装置転送バツフアの初期化方式 | |
| JPS63316251A (ja) | 情報処理システム | |
| JPH02201559A (ja) | 階層化メモリ制御装置 | |
| JPH01134654A (ja) | 情報転送方式 | |
| JPH0528090A (ja) | メモリ制御装置 | |
| JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |