JPH0516662B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は主に高速論理動作または、高周波領
域におけるアナログ動作に適したバイポーラ型の
半導体装置の製造方法に関する。

（従来の技術） 高速論理動作もしくは高周波領域におけるアナ
ログ動作に適したバイポーラ型トランジスタは、
垂直方向での接合深さを浅く形成する、埋込酸化
膜やトレンチなどによる素子分離技術を用いるこ
とにより基板とコレクタとの間の寄生容量を低減
する、微細リソグラフイ技術と自己整合技術の採
用によるベース、コレクタ間とベース、エミツタ
間の寄生容量の低減化及びベース抵抗の低減化を
図る、など種々の手段を用いることにより性能向
上を達成している。

このような手段を採用したものとして、従来で
は特公昭57−41826号公報に記載された発明が知
られている。この公報に記載されている発明のト
ランジスタは第６図の断面図に示されるように、
ベース引き出し電極６１を多結晶シリコンにより
達成し、ベース領域６２から離れた位置でこのベ
ース引き出し電極６１に対し金属からなるベース
電極６３を接続することにより、ベース領域６２
の面積を小さくし、これによりベース、コレクタ
間の寄生容量の低減化を図つている。ところが、
この場合にエミツタ領域６４とベース引き出し電
極６１との間隔は自己整合的には決まらず、ベー
ス抵抗を十分低減するには至つてない。

さらに、従来では特公昭60−28146号公報に記
載された発明が知られている。この公報に記載さ
れている発明のトランジスタも多結晶シリコンを
ベース引き出し電極に採用し、このベース引き出
し電極の側壁に酸化膜を形成し、この酸化膜壁か
らなる分離層により自己整合的にエミツタとベー
ス引き出し電極とを形成している。このため、ベ
ース抵抗の低減化が可能である。ところが、この
場合には製造工程に問題がある。すなわち、第７
図の断面図に示されるように、ベース引き出し電
極用の多結晶シリコン層７１をマスク材として、
その下部の酸化膜７２にサイドエツチ７３を施す
ことにより、ベース引き出し電極と、この後の工
程で形成されるベース領域とのオーム性接合を得
る部分を形成している。このため、製造工程の面
から見ると、サイドエツチ７３を均一に施すこと
は非常に困難である。すなわち、ベース抵抗、ベ
ース、コレクタ間の寄生容量というトランジスタ
の重要な因子が均一にならず、製造歩留りが低く
なるという問題があり、特に大規模集積回路の製
造には好ましくない。

またさらに、従来では米国特許第42343626号に
記載された発明が知られている。この特許発明に
よるトランジスタの製造法は第８図の断面図に示
されるように、P^-型層、N⁺型層、Ｎ型層及びＰ
型層からなる単結晶シリコン基板８１上にベース
引出し電極形成用の多結晶シリコン層８２と第１
の絶縁膜８３を順次堆積し、エミツタ、ベース活
性領域上に開口部８４を形成し、その上に第２の
絶縁膜８５を成長させ、さらに異方性ドライエツ
チングにより第２の絶縁膜８５を選択的に除去し
て第２の絶縁膜８５を第１の絶縁膜８３とベース
引き出し電極用多結晶シリコン層８２の側壁にの
み残し、この側壁に残された第２の絶縁膜８５に
よりエミツタとベース引き出し電極形成用の多結
晶シリコン層８２との位置を自己整合的に決定す
るものである。このため、両者は最少の寸法で位
置ぎめが行われ、これにより低ベース抵抗化が達
成される。ところが、異方性ドライエツチングに
より第２の絶縁膜８５を除去する際に、下地の単
結晶シリコン基板８１の表面が塩素系ガスのプラ
ズマ雰囲気にさらされ、これにより損傷が入り、
この後の工程で形成されるエミツタ拡散領域に異
常を来たす。また、多結晶シリコン層と、単結晶
シリコンからなるエミツタ拡散領域との間で異方
性ドライエツチングの選択性を持たせることは困
難であり、エツチングの終点検出を判断するのが
困難であり、量産性に欠けるという欠点がある。

ところで、異方性ドライエツチング技術は半導
体装置を製造する際の加工寸法精度を高くするこ
とができるという利点を持つ。このため、異方性
ドライエツチング技術はこの種の方法では必要不
可欠な技術である。

（発明が解決しようとする問題点） このように従来技術では、異方性ドライエツチ
ングにより活性領域に損傷が入る、製造歩留りが
低い、量産性に欠ける、ベース抵抗の低減化を図
ることができない、などの種々の欠点がある。

この発明は上記のような事情を考慮してなされ
たものであり、その目的は異方性ドライ蝕刻によ
る活性領域に対する損傷の発生を防止することが
でき、またベース抵抗の十分な低減化を図ること
ができ、しかも製造歩留りが高くかつ量産性の高
い半導体装置の製造方法を提供することにある。

［発明の構成］ （問題点を解決するための手段） この発明の半導体装置の製造方法は、第１導電
型の半導体基体上に第１絶縁膜及びこの第１絶縁
膜と蝕刻選択性を有する第２絶縁膜からなる積層
膜を選択的に形成する工程と、上記積層膜の周囲
及びその付近に非単結晶シリコン膜を成長させる
工程と、上記積層膜上の非単結晶シリコン膜を除
去する工程と、上記非単結晶シリコン膜に第２導
電型の不純物を導入する工程と、上記第２絶縁膜
を除去する工程と、上記第１絶縁膜を通じて上記
基体に第２導電型の不純物を導入して第１拡散領
域を形成する工程と、上記非単結晶シリコン膜を
熱酸化して、この非単結晶シリコン膜下部の基体
に第２導電型の第２拡散領域を形成すると同時に
非単結晶シリコン膜の表面に第３絶縁膜を形成す
る工程と、上記第１拡散領域内に第１導電型の第
３拡散領域を形成する工程とから構成されてい
る。

（作用） この発明の半導体装置の製造方法では、第１導
電型の半導体基体上に第１絶縁膜及びこの第１絶
縁膜と蝕刻選択性を有する第２絶縁膜からなる積
層膜を選択的に形成してこの下部の基体をベー
ス、エミツタ活性領域の形成予定領域とし、この
積層膜を異方性ドライ蝕刻工程が終了するまで残
しておくことにより、異方性ドライ蝕刻時の蝕刻
雰囲気によるベース、エミツタ活性領域の損傷の
発生を防止している。

また、上記積層膜の周囲及びその付近に非単結
晶シリコン膜を成長させ、上記積層膜上の非単結
晶シリコン膜のみを除去し、この非単結晶シリコ
ン膜に第２導電型の不純物を導入し、第２絶縁膜
を除去し、第１絶縁膜を通じて基体に第２導電型
の不純物を導入して第１拡散領域を形成した後に
上記非単結晶シリコン膜を熱酸化して非単結晶シ
リコン膜下部の基体に第２導電型の第２拡散領域
を形成すると同時に非単結晶シリコン膜の表面に
第３絶縁膜を形成することにより、ベース引き出
し電極用の非単結晶シリコン膜とエミツタ領域に
対する開口の形成を自己整合的に行なうようにし
ている。

（実施例） 以下、図面を参照してこの発明の一実施例を説
明する。

第１図はこの発明に係る半導体装置の製造方法
をバイポーラ型のnpnトランジスタに実施した場
合の製造工程を順次示す断面図である。

まず第１図ａに示すように、Ｐ型の単結晶シリ
コン半導体基板１０上にN⁺型の単結晶シリコン
半導体層１１を形成する。この半導体層１１は一
般にN⁺埋込層と呼ばれているものであり、コレ
クタ寄生抵抗を低減するために形成する。そし
て、その形成方法はアンチモン、ヒ素などのｎ型
不純物を熱拡散法により基板１０に導入してもよ
いし、あるいはイオン注入法を用いても形成する
ことができる。また、この半導体層１１はリソグ
ラフイ技術を用いて、将来、npnトランジスタが
形成される位置に選択的に形成する。次に、エピ
タキシヤル成長法により、基板１０及び半導体層
１１の上にＮ型のエピタキシヤル層を例えば1μ
ｍないし2μｍ程度成長させる。次に素子分離を
行なう。この素子分離技術には、pn接合を利用
するもの、選択酸化を利用するもの、埋込酸化を
利用するもの、トレンチ方式のもの、など種々の
技術があるが、この実施例の場合には埋込酸化を
利用した例で説明する。すなわち、ほぼ一様で十
分に厚い埋込酸化膜１２を基板とエピタキシヤル
層との境界部分及びエピタキシヤル層内にそれぞ
れ形成し、他のトランジスタとの素子分離を行な
うとともにベース、エミツタ領域１３とコレクタ
コンタクト領域１４との分離を行なう。なお、コ
レクタコンタクト領域１４に対しては、コレクタ
寄生抵抗を低減させるためにリソグラフイ技術を
用いて選択的にｎ型不純物を導入する。この不純
物導入の時期は、素子分離前に熱拡散法またはイ
オン注入法により行なつてもよいし、素子分離後
に熱拡散法またはイオン注入法により行なうよう
にしてもよい。以下の工程は通常のバイポーラ型
npnトランジスタの製造工程と何等代わりはな
い。次にエツチング法により表面のシリコン酸化
膜を除去してエピタキシヤル層からなるベース、
エミツタ領域１３とコレクタコンタクト領域１４
の表面を露出させた後、例えば熱硬化法により表
面にシリコン酸化膜１５を500Å程度の厚みに成
長あせる。なお、上記コレクタコンタクト領域１
４に対するｎ型不純物の導入は、このシリコン酸
化膜１５を成長させた後、リソグラフイ技術によ
り形成したレジストをマスクに選択的にイオン注
入法により行なうようにしてもよい。

次に、第１図ｂに示すように、減圧化学的気相
成長法（減圧CVD）により窒化シリコン膜１６
を1000Å程度成長させる。さらに減圧CVD、も
しくは常圧CVDにより窒化シリコン膜１６上に
シリコン膜１７を5000Åないし7000Å程度成長さ
せる。なお、上記窒化シリコン膜１６及びシリコ
ン酸化膜１７を成長させる際のCVDはプラズマ
を利用したCVDであつてもよい。

次に、第１図ｃに示すように、フオトレジスト
膜１８を塗布した後、リングラフイ技術を用いて
上記ベース、エミツタ領域１３上の一部と上記コ
レクタコンタクト領域１４上の全部にレジスト膜
１８を選択的に残し、これをマスクとしてCF₄な
どのガスを用いた異方性ドライエツチング法（例
えばRIE、すなわち反応性イオンエツチング法）
により上記シリコン酸化膜１７、窒化シリコン膜
１６及びシリコン酸化膜１５を選択的に順次蝕刻
する。この蝕刻はエピタキシヤル層からなるベー
ス、エミツタ領域１３の表面が露呈するまで行な
う。

次に、第１図ｄに示すように、上記フオトレジ
スト膜１８を除去した後に減圧CVDにより非単
結晶シリコン層としての多結晶シリコン層１９を
4000Åないし5000Å程度成長させ、その上に再び
フオトレジスト膜２０を塗布する。このとき、図
示するように、ベース、エミツタ領域１３上とコ
レクタコンタクト領域１４上では、フオトレジス
ト膜２０の膜厚が他の所よりも薄く形成される。

次に、上記フオトレジスト膜２０を塩素系のガ
スを用いて異方性ドライエツチングによりエツチ
バツクすると、第１図ｅに示すように、予めレジ
スト膜２０の薄くされた部分の下部の多結晶シリ
コン層１９が早く蝕刻され、この部分からシリコ
ン酸化膜１７が露呈し、他の領域には選択的に多
結晶シリコン層１９が残る。

次に、残つている上記レジスト膜２０を酸素プ
ラズマ中で焼却するか、硫酸系水溶液で処理する
ことにより剥離した後、第１図ｆに示すように、
イオン注入法により、例えば加速電界50KeV、
ドーズ量２×10¹⁵／cm²程度でボロンなどのｐ型不
純物を多結晶シリコン層１９に注入する。なお、
予め第１図ｄの工程で多結晶シリコン層１９を成
長させるときにドーパントとしてｐ型不純物を添
加することにより、多結晶シリコン層１９の成長
と同時にｐ型不純物を注入するようにしてもよ
い。

この後、緩衝フツ酸水溶液を用いてシリコン酸
化膜１７を除去した後、第１図ｇに示すように、
リソグラフイ技術により上記ベース、エミツタ領
域１３上を覆うようにフオトレジスト膜２１を形
成し、次にこのレジスト膜２１をマスクにして多
結晶シリコン層１９を選択的にエツチング除去す
る。

次に、第１図ｈに示すように、コレクタコンタ
クト領域１４上をフオトレジスト膜２２などでマ
スクしておき、次にイオン注入法により、例えば
加速電界40KeV、ドーズ量２×10¹⁴／cm²程度でボ
ロンなどのｐ型不純物の注入を行なう。このとき
注入された不純物イオンはベース、エミツタ領域
１３上に残されている窒化シリコン膜１６とその
下部のシリコン酸化膜１５を通過し、ベース、エ
ミツタ領域１３にまで達する。この結果、このベ
ース、エミツタ領域１３内にはＰ型の内部ベース
領域（活性ベース領域）２３が形成される。

次に、第１図ｉに示すように、上記フオトレジ
スト膜２２を除去した後、窒化シリコン膜１６を
マスクとして多結晶シリコン層１９を熱酸化し、
その表面にシリコン酸化膜２４を2000Åないし
3000Å程度成長させる。ここで図示するように、
予め多結晶シリコン層１９に添加されたｐ型不純
物が拡散され、外部ベース領域（P⁺ベース領域）
２５が形成される。これと同時に、予めイオン注
入された内部ベース領域２３がトライブ拡散され
る。さらに、これと同時に窒化シリコン膜１６の
側壁と隣接する多結晶シリコン層１９の側壁も酸
化され、これにより多結晶シリコン層１９による
ベース引き出し電極の分離形成及びこのベース引
き出し電極と、この後の工程で形成されるべきエ
ミツタ領域との分離が同時に行なわれる。この工
程の際に、窒化シリコン膜１６の膜厚が厚いと多
結晶シリコン層１９の側壁が十分に酸化されずに
分離が不十分となり、他方、窒化シリコン膜１６
の膜厚が薄すぎると、この窒化シリコン膜１６に
ピンホールが多数発生し、多結晶シリコン層１９
の酸化時に窒化シリコン膜１６のピンホール位置
に対応した部分すなわち、この数にエミツタ領域
を形成すべき領域、すなわち内部ベース領域２３
の表面が酸化されてしまう。従つて、窒化シリコ
ン膜１６は上記のような不都合が生じないような
膜厚に設定する必要があり、この膜厚は例えば
800Åないし1000Å程度の範囲にあることが好ま
しい。

次に、第１図ｊに示すように、上記窒化シリコ
ン膜１６を例えばCF₄とO₂の混合ガスプラズマを
用いた等方性ドライエツチング法により除去し、
さらにその下地膜であるシリコン酸化膜１５を緩
衝フツ酸水溶液により除去する。ここで、多結晶
シリコン層１９の表面に形成されているシリコン
酸化膜２４は2000Åないし3000Åと厚いため、コ
レクタコンタクト領域１４及び内部ベース領域２
３上のシリコン酸化膜１５のみが全面除去され、
コレクタコンタクト領域１４及び内部ベース領域
２３の表面が露呈される。なお、緩衝フツ酸水溶
液などを用いるウエツトエツチング法は等方性エ
ツチングであるため、多結晶シリコン層１９から
なるベース引き出し電極とエミツタ領域を形成す
べき内部ベース領域２３の表面とを分離している
シリコン酸化膜２４にサイドエツチが入り、エミ
ツタ領域に対する開口幅が大きくなることがあ
る。これを防止するためには、シリコン酸化膜１
５をCF₄などのガスを用いた異方性ドライエツチ
ング法により除去すればよい。このCF₄などのガ
スプラズマは、多結晶シリコン膜などをエツチン
グする際に使用される塩素系ガスプラズマに比
べ、単結晶シリコン膜に与える損傷が十分に小さ
く、しかもシリコン酸化膜と単結晶シリコン膜と
のエツチングにおける選択性も十分にとることが
できる。このため、内部ベース領域２３の表面を
露出する際のエツチング工程では表面に損傷が与
えられず、後工程で行なわれる熱拡散工程に何等
影響を与えない。次に、減圧CVDにより多結晶
シリコン層２６を成長させ、この多結晶シリコン
層２６にヒ素などのｎ型不純物イオンをイオン注
入法により添加する。なお、この多結晶シリコン
層２６を成長させるとき、ヒ素などのｎ型不純物
を含んだ膜を成長させるようにしてもよい。そし
て、リソグラフイ技術を用いて上記多結晶シリコ
ン層２６をコレクタコンタクト領域１４上及び内
部ベース領域２３の表面上にのみ残し、この後、
熱酸化法などにより多結晶シリコン層２６からｎ
型不純物の拡散を行ない内部ベース領域２３の表
面にエミツタ領域２７を形成する。

この後、第１図ｋに示すように、多結晶シリコ
ン層２６をマスクとして緩衝フツ酸水溶液などを
用いてベース引き出し電極としての多結晶シリコ
ン層１９上のシリコン酸化膜２４を選択的に除去
し、さらにシリコン酸化膜などの層間絶縁膜２８
をCVDにより成長させ、次にこの層間絶縁膜２
８に対して上記２箇所の多結晶シリコン層２６の
表面及び多結晶シリコン層１９の表面に通じるコ
ンタクトホール２９，３０，３１をリソグラフイ
技術を用いて開口する。さらに、この上に配線用
の金属材料、例えばアルミニユーム、アルミニユ
ームとシリコンとの合金、アルミニユーム、シリ
コン及び銅の合金などからなる膜を堆積し、これ
をリソグラフイ技術により上記各コンタクトホー
ル２９，３０，３１上にのみ残してコレクタ電極
３２、エミツタ電極３３及びベース電極３４を形
成する。そして、この後に図示しない表面保護膜
によつて全面を覆うことによりnpnトランジスタ
が完成する。

このように上記実施例の方法では、単結晶シリ
コン層に対して損傷を与える塩素系ガスプラズマ
を用いた異方性ドライエツチングが行なわれる際
には、エミツタ領域２７が形成される活性領域上
には窒化シリコン膜１６が設けられているため、
活性領域の表面は異方性ドライエツチングのプラ
ズマ雰囲気にさらされない。このため、表面が損
傷を受けず、後の工程の熱酸化工程は何等影響を
受けない。従つて、異方性ドライエツチング法が
有する高い寸法精度を利用してトランジスタの寸
法を縮小化することができる。

また、窒化シリコン膜１６の側壁と隣接する多
結晶シリコン層１９の側壁の酸化により多結晶シ
リコン層１９によるベース引き出し電極の分離形
成及びこのベース引き出し電極と、後に形成され
るエミツタ領域２７との分離を行なうようにして
いるので、両者がシリコン酸化膜２４の膜厚とい
う最少の寸法でしかも自己整合的に分離される。
また、何等特殊な工程がないので、製造歩留りの
向上と高い量酸性を得ることができる。

なお、この発明は上記実施例に限定されるもの
ではなく種々の変形が可能であることはいうまで
もない。例えば、上記実施例の方法では層間絶縁
膜２８を成長させる前に多結晶シリコン層１９上
に成長させたシリコン酸化膜２４を除去してい
る。この理由は、コレクタ、エミツタ、ベース各
電極３２，３３，３４を接続するためコンタクト
ホール２９，３０，３１を形成する場合に、各電
極位置での絶縁膜の膜厚を一定するためである。
これを一定にしないと膜厚の薄い部分で絶縁膜に
サイドエツチが生じ、不都合が発生する。しか
し、異方性ドライエツチング法で下地膜との選択
性がよい条件でエツチングを行なう場合には、上
記シリコン酸化膜２４を除去せず、そのまま残し
た状態でコンタクトホールを開口するようにして
もよい。第２図はこのような工程を経て製造され
たnpnトランジスタの最終的な構成を示す断面図
である。なお、第２図において、第１図と対応す
る箇所には同じ符号を付してその説明は省略す
る。

また、上記第１図及び第２図の実施例の方法で
は、他の素子との素子分離及びコレクタ領域とベ
ース、エミツタ領域との分離を埋込酸化により行
なう場合について説明したが、これは前記したよ
うにpn接合による分離、トレンチ方式による分
離なども利用することができる。

第３図は素子分離に埋込酸化の代わりにpn接
合分離を採用した場合の方法による最終的な構成
を示す断面図である。この方法では、Ｐ型基板１
０上に高不純物濃度のN⁺型半導体層１１を形成
した後、この上にエピタキシヤル層４０を成長さ
せる。次に、このエピタキシヤル層４０内に熱拡
散法もしくはイオン注入法によりＰ型の拡散領域
４１を形成して素子分離を行なう。この後、エピ
タキシヤル層４０内にコレクタ寄生抵抗を低減す
るためのN⁺型領域４２を拡散によりN⁺型半導体
層１１に達するように形成した後、選択酸化法に
よりシリコン酸化膜４３を形成して素子分離と
N⁺型領域４２とベース、エミツタ領域（領域２
３，２５，２７で構成されている）との分離を行
なう。以降の工程は第１図の実施例の場合と同様
であり、第１図と対応する箇所には同じ符号を付
してその説明は省略する。

第４図は素子分離に埋込酸化の代わりに浅いト
レンチと深いトレンチとからなる二種類のトレン
チを採用した場合の方法により最終的な構成を示
す断面図である。この方法では、Ｐ型基板５０上
に高不純物濃度のN⁺型半導体層５１を、このN⁺
型半導体層５１上に低不純物濃度のＮ型エピタキ
シヤル層５２を順次堆積し、次に浅いトレンチ分
離領域５３を形成してコレクタコンタクト領域１
４とベース、エミツタ領域１３との分離を行な
い、次に低部が基板５０内に達するような深いト
レンチ分離領域５４を形成して他の素子の素子分
離を行なう。また、コレクタコンタクト領域１４
はコレクタ寄生抵抗を低減する目的で高濃度にｎ
型不純物が導入される。以降の工程は第１図の実
施例の場合と同様であり、第１図と対応する箇所
には同じ符号を付してその説明は省略する。

第５図は素子分離に埋込酸化の代わりに深いト
レンチと選択酸化を採用した場合の方法による最
終的な構成を示す断面図である。この方法は、第
４図の実施例の場合と同様にＰ型基板５０上に高
不純物濃度のN⁺型半導体層５１、このN⁺型半導
体層５１上に低不純物濃度のＮ型エピタキシヤル
層５２を順次堆積し、まず底部が基板５０内に達
するような深いトレンチ分離領域５４を形成して
他の素子との素子分離を行なう。次に、選択酸化
法によりシリコン酸化膜５５を形成してコレクタ
コンタクト領域１４とベース、エミツタ領域１３
との分離を行なう。以降の工程は第１図の実施例
の場合と同様であり、第１図と対応する箇所には
同じ符号を付してその説明は省略する。

このように上記各実施例によれば、活性領域表
面に損傷を与えることなく、異方性ドライエツチ
ング法が有する高い寸法精度を利用してトランジ
スタの寸法を縮小化することができる。しかも、
ベース引き出し電極の形成及びそのベース引き出
し電極と、後に形成されるエミツタ領域２７との
分離をシリコン酸化膜２４の形成で行なうように
しているので、両者がシリコン酸化膜２４の膜厚
という最少の寸法でしかも自己整合的に分離さ
れ、ベース抵抗の大幅な低減化と素子の縮小化を
達成することができる。

なお、上記各実施例では多結晶シリコン層１９
によつてベース引き出し電極などを構成する場合
について説明したが、これは一般にポリサイドと
称されているように下層が多結晶シリコン層で上
層がモリブデン、チタン、タングステンなどの高
融点金属とシリコンとの化合物からなる層の二層
構造でベース引き出し電極などを構成するように
してもよい。なお、非単結晶シリコン層として使
用される多結晶シリコン層１９はこの他にアモル
フアスシリコンからなる層が使用可能である。

［発明の効果］ 以上説明したようにこの発明によれば、異方性
ドライ蝕刻による活性領域に対する損傷の発生を
防止することができ、またベース抵抗の十分な低
減化を図ることができ、しかも製造歩留りが高く
かつ量産性と高い半導体装置の製造方法を提供す
ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法による製造
工程を示す断面図、第２図ないし第５図はそれぞ
れこの発明の他の実施例を説明するための断面
図、第６図ないし第８図はそれぞれ従来例の断面
図である。 １０……Ｐ型の単結晶シリコン半導体基板、１
１……N⁺型の単結晶シリコン半導体層、１２…
…埋込酸化膜、１３……ベース、エミツタ領域、
１４……コレクタコンタクト領域、１５，１７，
２４……シリコン酸化膜、１６……窒化シリコン
膜、１８，２０，２１，２２……フオトレジスト
膜、１９，２６……多結晶シリコン層、２３……
内部ベース領域（活性ベース領域）、２５……外
部ベース領域（P⁺ベース領域）、２７……エミツ
タ領域、２８……層間絶縁膜、２９，３０，３１
……コンタクトホール、３２……コレクタ電極、
３３……エミツタ電極、３４……ベース電極。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の半導体基体に膜厚がほぼ一様の
   酸化膜を形成して素子分離を行う工程と、 上記基体の素子領域上に第１絶縁膜及びこの第
   １絶縁膜と蝕刻選択性を有する第２絶縁膜からな
   る積層膜を選択的に形成する工程と、 上記積層膜の周囲及びその付近に非単結晶シリ
   コン膜を成長させる工程と、 上記積層膜上の非単結晶シリコン膜を除去する
   工程と、 上記非単結晶シリコン膜に第２導電型の不純物
   を導入する工程と、 上記第２絶縁膜を除去する工程と、 上記第１絶縁膜を通じて上記基体に第２導電型
   の不純物を導入して第１拡散領域を形成する工程
   と、 上記非単結晶シリコン膜を熱酸化して、この非
   単結晶シリコン膜下部の基体に第２導電型の第２
   拡散領域を形成すると同時に、上記第１絶縁膜を
   薄く形成することによりこの熱酸化により非単結
   晶シリコン膜の第１絶縁膜の側壁に隣接する側の
   側壁及びその露出面に第３絶縁膜を形成する工程
   と、 上記第１拡散領域内に第１導電型の第３拡散領
   域を形成する工程 とを具備したこことを特徴とする半導体装置の製
   造方法。 ２ 前記非単結晶シリコン膜を成長させた後に、
   有機物質を塗布形成し、ドライ蝕刻法によりエツ
   チバツクして表面を平坦化することにより前記積
   層膜上の非単結晶シリコン膜を除去するようにし
   た特許請求の範囲第１項記載の半導体装置の製造
   方法。 ３ 前記非単結晶シリコン膜を成長させる際に同
   時にこの非単結晶シリコン膜に第２導電型の不純
   物を導入するようにした特許請求の範囲第１項に
   記載の半導体装置の製造方法。 ４ 前記非単結晶シリコン膜の代わりに多結晶シ
   リコン層及び高融点金属とシリコンとの化合物か
   らなる積層構造膜を形成するようにした特許請求
   の範囲第１項に記載の半導体装置の製造方法。 ５ 前記第３拡散領域の形成の前に前記第３絶縁
   膜をマスクして前記第１絶縁膜を除去する工程を
   含むことを特徴とする特許請求の範囲第１項に記
   載の半導体装置の製造方法。 ６ 前記第１絶縁膜を除去する工程が下部の基体
   との蝕刻選択性を有する蝕刻法により行われる特
   許請求の範囲第５項に記載の半導体装置の製造方
   法。 ７ 前記蝕刻法が等方性ドライ蝕刻法である特許
   請求の範囲第６項に記載の半導体装置の製造方
   法。 ８ 第１導電型の単結晶シリコン基板上に比較的
   高い不純物濃度の第２導電型の第１単結晶シリコ
   ン半導体領域を選択的に形成する工程と、 上記第１単結晶シリコン半導体領域上に比較的
   低い不純物濃度の第２導電型の第２単結晶シリコ
   ン半導体領域を形成する工程と、 上記第２単結晶シリコン半導体領域を膜厚がほ
   ぼ一様の絶縁層で分離してベース、エミツタ領域
   及びコレクタコンタクト領域を形成する工程と、 上記コレクタコンタクト領域上の全面に第１絶
   縁膜及びこの第１絶縁膜と蝕刻選択性を有する第
   ２絶縁膜からなる第１積層膜を形成する同時に上
   記ベース、エミツタ領域上の所定位置にのみ第１
   絶縁及び第２絶縁膜からなる第２積層膜を選択的
   に形成する工程と、 上記第１及び第２積層膜の周囲及びその付近に
   第１非単結晶シリコン膜を成長させる工程と、 上記第１及び第２積層膜上の第１非単結晶シリ
   コン膜を除去する工程と、 上記第１非単結晶シリコン膜に第１導電型の不
   純物を導入する工程と、 上記第１及び第２積層膜の第２絶縁膜を除去す
   る工程と、 上記第２積層膜の周囲及びその付近以外の位置
   の第１非単結晶シリコン膜を選択的に除去する工
   程と、 上記第２積層膜の第１絶縁膜を通じて上記ベー
   ス、エミツタ領域に第１導電型の不純物を導入し
   て内部ベース領域を形成する工程と、 上記第１非単結晶シリコン膜を熱酸化すること
   により、この第１非単結晶シリコン膜から上記ベ
   ース、エミツタ領域に第１導電型の不純物を拡散
   させて外部ベース領域を形成するとともに、上記
   第１絶縁膜を薄く形成することによりこの熱酸化
   により第１非単結晶シリコン膜の第１絶縁膜の側
   壁に隣接する側壁及びその露出面に第３絶縁膜を
   形成して外部ベース領域の表面と接触するベース
   引き出し電極を分離形成する工程と、 上記第１及び第２積層膜の第１絶縁膜を除去し
   て上記コレクタコンタクト領域及び上記内部ベー
   ス領域の表面を露出させる工程と、 上記工程により露出した上記コレクタコンタク
   ト領域及び上記内部ベース領域の表面にそれぞれ
   第２非単結晶シリコン膜を選択的に形成する工程
   と、 上記第２非単結晶シリコン膜を介して上記内部
   ベース領域に第２導電型の不純物を拡散させてエ
   ミツタ領域を形成する工程 とを具備したことを特徴とする半導体装置の製造
   方法。 ９ 前記第１非単結晶シリコン膜を成長させた後
   に、有機物質を塗布形成し、ドライ蝕刻法により
   エツチバツクして表面を平坦化することにより前
   記第１及び第２積層膜上の第１非単結晶シリコン
   膜を除去するようにした特許請求の範囲第８項に
   記載の半導体装置の製造方法。 １０ 前記第１非単結晶シリコン膜を成長させる
   際に同時にこの第１非単結晶シリコン膜に第１導
   電型の不純物を導入するようにした特許請求の範
   囲第８項に記載の半導体装置の製造方法。 １１ 前記第１非単結晶シリコン膜の代わりに多
   結晶シリコン層及び高融点金属とシリコンとの化
   合物層からなる積層構造膜を形成するようにした
   特許請求の範囲第８項に記載の半導体装置の製造
   方法。 １２ 前記１絶縁膜は前記第３拡散領域をマスク
   にして除去されることを特徴とする特許請求の範
   囲第８項に記載の半導体装置の製造方法。 １３ 前記第１絶縁を除去する工程が下部の単結
   晶シリコン基板との蝕刻選択性を有する蝕刻法に
   より行われる特許請求の範囲第１２項に記載の半
   導体装置の製造方法。 １４ 前記蝕刻法が等方性ドライ蝕刻法である特
   許請求の範囲第１３項に記載の半導体装置の製造
   方法。