JPS6317558A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野） この発明は主に高速論理動作または、高周波領域におけ
るアナログ動作に適しルバイボーラ型の半導体装置の製
造方法に関する。

（従来の技術） 高速論理動作もしくは高周波領域におけるアナログ動作
に適したバイポーラ型トランジスタは、垂直方向での接
合深さを浅く形成する、埋込酸化膜やトレンチなどによ
る素子分離技術を用いることにより基板とコレクタとの
間の寄生容量を低減する、微細リソグラフィ技術と自己
整合技術の採用によるベース、コレクタ間とベース、エ
ミッタ間の寄生容量の低減化及びベース抵抗の低減化を
図る、など種々の手段を用いることにより性能向上を達
成している。

このような手段を採用したものとして、従来では特公昭
５７−４１８２６号公報に記載された発明が知られてい
る。この公報に記載されている発明のトランジスタは第
６図の断面図に示されるように、ベース引き出し電極６
１を多結晶シリコンにより構成し、ベース領域６２から
離れた位置でこのベース引き出し電極６１に対し金属か
らなるベース電極６３を接続することにより、ベース領
域６２の面積を小さくし、これによりベース、コレクタ
間の寄生容量の低減化を図っている。ところが、この場
合にエミッタ領域６４とベース引き出し電極６１との間
隔は自己整合的には決まらず、ベース抵抗を十分低減す
るには至ってない。

さらに、従来では特公昭６０−２８１４６号公報に記載
された発明が知られている。この公報に記載されている
発明のトランジスタも多結晶シリコンをベース引き出し
電極に採用し、このベース引き出し電極の側壁に酸化膜
を形成し、この酸化膜壁からなる分離層により自己整合
的にエミッタとベース引き出し電極とを形成している。

このため、ベース抵抗の低減化が可能である。ところが
、この場合には製造工程に問題がある。すなわち、第７
図の断面図に示されるように、ベース引き出し電極用の
多結晶シリコン！Ｉ７１をマスク材として、その下部の
酸化膜７２にサイドエッチ７３を施すことにより、ベー
ス引き出し電極と、この後の工程で形成されるベース領
域とのオーム性接合を得る部分を形成している。このた
め、製造工程の面から見ると、サイドエッチ７３を均一
に施すことは非常に困難である。すなわち、ベース抵抗
、ベース。

コレクタ間の寄生容量というトランジスタの重要な因子
が均一にならず、製造歩留りが低くなるという問題があ
り、特に大規模集積回路の製造には好ましくない。

またさらに、従来では米国特許第４２３４３６２６号に
記載された発明が知られている。この特許発明によるト
ランジスタの製造方法は第８図の断面図に示されるよう
に、Ｐ−型層、Ｎ＋型層、Ｎ型層及びＰ型層からなる単
結晶シリコン基板８１上にベース引出し電極形成用の多
結晶シリコン層８２と第１の絶縁膜８３を順次堆積し、
エミッタ、ベース活性領域上に開口部８４を形成し、そ
の上に第２の絶縁１９８５を成長させ、さらに異方性ド
ライエツチングにより第２の絶縁膜８５を選択的に除去
して第２の絶縁膜８５を第１の絶縁！１８３とベース引
き出し電極用多結晶シリコン層８２の側壁にのみ残し、
この側壁に残された第２の絶縁［９８５によりエミッタ
とベース引き出し電極形成用の多結晶シリコン層８２と
の位置を自己整合的に決定するものである。

このため、両者は最少の寸法で位置ぎめが行われ、これ
により低ベース抵抗化が達成される。ところが、異方性
ドライエツチングにより第２の絶縁膜８５を除去する際
に、下地の単結晶シリコン基板８１の表面が塩素系ガス
のプラズマ雰囲気にさらされ、これにより損傷が入り、
この後の工程で形成されるエミッタ拡散領域に異常を来
たす。また、多結晶シリコン層と、単結晶シリコンから
なるエミッタ拡散領域との間で異方性ドライエツチング
の選択性を持たせることは困難であり、エツチングの終
点検出を判断するのが困難であり、量産性に欠けるとい
う欠点がある。

ところで、異方性ドライエツチング技術は半導体装置を
製造する際の加工寸法精度を高くすることができるとい
う利点を持つ。このため、異方性ドライエツチング技術
はこの種の方法では必要不可欠な技術である。

（発明が解決しようとする問題点） このように従来技術では、異方性ドライエツチングによ
り活性領域に損傷が入る、製造歩留りが低い、量産性に
欠ける、ベース抵抗の低減化を図ることができない、な
どの種々の欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は異方性ドライ蝕刻による活性領域に対
する損傷の発生を防止することができ、またベース抵抗
の十分な低減化を図ることができ、しかも製造歩留りが
高くかつ量産性の高い半導体装置の製造方法を提供する
ことにある。

［発明の構成コ （問題点を解決するための手段） この発明の半導体装置の製造方法は、第１導電型の半導
体基体上に第１絶縁膜及びこの第１絶縁膜と蝕刻選択性
を有する第２絶縁膜からなる積層膜を選択的に形成する
工程と、上記積層膜の周囲及びその付近に非単結晶シリ
コン膜を成長させる工程と、上記積層膜上の非単結晶シ
リコン膜を除去する工程と、上記非単結晶シリコン膜に
第２導電型の不純物を導入する工程と、上記第２絶縁膜
を除去する工程と、上記第１絶縁膜を通じて上記基体に
第２導電型の不純物を導入して第１拡散領域を形成する
工程と、上記非単結晶シリコン膜を熱酸化して、この非
単結晶シリコン膜下部の基体に第２導電型の第２拡散領
域を形成すると同時に非単結晶シリコン膜の表面に第３
絶縁膜−を形成する工程と、上記第１拡散領域内に第１
導電型の第３拡散領域を形成する工程とから構成されて
いる。

（作用） この発明の半導体装置の製造方法では、第１導電型の半
導体基体上に第１絶縁膜及びこの第１絶縁膜と蝕刻選択
性を有する第２絶縁膜からなる積層膜を選択的に形成し
てこの下部の基体をベース、エミッタ活性領域の形成予
定領域とし、この積層膜を異方性ドライ蝕刻工程が終了
するまで残してお（ことにより、異方性ドライ蝕刻時の
蝕刻雰囲気によるベース、エミッタ活性領域の損傷の発
生を防止している。

また、上記積層膜の周囲及びその付近に非単結晶シリコ
ン膜を成長させ、上記積層膜上の非単結晶シリコン膜の
みを除去し、この非単結晶シリコン躾に第２導電型の不
純物を導入し、第２絶縁膜を除去し、第１絶縁膜を通じ
て基体に第２導電型の不純物を導入して第１拡散領域を
形成した後に上記非単結晶シリコン膜を熱酸化して非単
結晶シリコン膜下部の基体に第２導電型の第２拡散領域
を形成すると同時に非単結晶シリコン膜の表面に第３絶
縁膜を形成することにより、ベース引き出し電極用の非
単結晶シリコン膜とエミッタ領域に対する開口の形成を
自己整合的に行なうようにしている。

（実施例） 以下、図面を参照してこの発明の一実施例を説明する。

第１図はこの発明に係る半導体装置の製造方法をバイポ
ーラ型のｎｐｎトランジスタに実施した場合の製造工程
を順次示す断面図である。

まず第１図（ａ＞に示すように、Ｐ型の単結晶シリコン
半導体基板１０上にＮ＋型の単結晶シリコン半導体１１
１１を形成する。この半導体層１１は一般にＮ＋埋込層
と呼ばれているものであり、コレクタ寄生抵抗を低減す
るために形成する。そして、その形成方法はアンチモン
、ヒ素などのｎ型不純物を熱拡散法により基板１０に導
入してもよいし、あるいはイオン注入法を用いても形成
することができる。また、この半導体層１１はリソグラ
フィ技術を用いて、将来、ｎｐｎトランジスタが形成さ
れる位置に選択的に形成する。次に、エピタキシャル成
長法により、基板１０及び半導体層１１の上にＮ型のエ
ピタキシャル層を例えば１μｍないし２μｍ程度成長さ
せる。次に素子分離を行なう。この素子分離技術には、
ｐｎ接合を利用するもの、選択酸化を利用するもの、埋
込酸化を利用するもの、トレンチ方式のもの、など種々
の技術があるが、この実施例の場合には埋込酸化を利用
した例で説明する。すなわち、埋込酸化１１１２を基板
とエピタキシャル層との境界部分及びエピタキシャル層
内にそれぞれ形成し、他のトランジスタとの素子分離を
行なうとともにベース、エミッタ領域１３とコレクタコ
ンタクト領域１４との分離を行なう。

なお、コレクタコンタクト領域１４に対しては、コレク
タ寄生抵抗を低減させるためにリソグラフィ技術を用い
て選択的にｎ型不純物を導入する。この不純物導入の時
期は、素子分離前に熱拡散法またはイオン注入法により
行なってもよいし、素子分離後に熱拡散法またはイオン
注入法により行なうようにしてもよい。以上の工程は通
常のバイポーラ型ｎｐｎトランジスタの製造工程と何等
代わりはない。次にエツチング法により表面のシリコン
酸化膜を除去してエピタキシャル層からなるベース、エ
ミッタ領域１３とコレクタコンタクト領域１４の表面を
露出させた後、例えば熱酸化法により表面にシリコン酸
化膜１５を５００人程成長厚みに成長させる。なお、上
記コレクタコンタクト領域１４に対するｎ型不純物の導
入は、このシリコン酸化膜１５を成長させた後、リング
ラフィ技術により形成したレジストをマスクに選択的に
イオン注入法により行なうようにしてもよい。

次に、第１図（１））に示すように、減圧化学的気相成
長法（減圧ＣＶＤ）により窒化シリコン膜１６を１００
０人程度成長させる。さらに減圧ＣＶＯ１もしくは常圧
ＣＶＤにより窒化シリコン１１１６上にシリコン酸化Ｉ
Ｉ！１７を５０００人ないし７０００人程度成長させる
。なお、上記窒化シリコンｗ１１Ｂ及びシリコン酸化１
１１７を成長させる際のＣｖＤはプラズマを利用したＣ
ＶＤであってもよい。

次に、第１図（Ｃ）に示すように、フォトレジスト＊ｉ
ａを塗布した後、リソグラフィ技術を用いて上記ベース
、エミッタ領域１３上の一部と上記コレクタコンタクト
領域１４上の全部にレジスト膜１８を選択的に残し、こ
れをマスクとしてＣＦ４などのガスを用いた異方性ドラ
イエツチング法（例えばＲＩＥ、すなわち反応性イオン
エツチング法）により上記シリコン酸化膜１７、窒化シ
リコン１１１１６及びシリコン酸化！１１１５を選択的
に順次蝕刻する。

この蝕刻はエピタキシャル層からなるベース、エミッタ
領域１３の表面が露呈するまで行なう。

次に、第１図Ｌｄ）に示すように、上記フォトレジスト
１１１８を除去した侵に減圧ＣＶＤにより非単結晶シリ
コン層としての多結晶シリコン層１９を４０００人ない
し５０００人程度成長させ、その上に再びフォトレジス
トｇ１２０を塗布する。このとき、図示するように、ベ
ース、エミッタ領域１３上とコレクタコンタクト領域１
４上では、フォトレジスト膜２０の膜厚が他の所よりも
薄く形成される。

次に、上記フォトレジストｇ！２０を塩素系のガスを用
いて異方性ドライエツチングによりエッチバックすると
、第１図（ｅ）に示すように、予めレジスト１ｉ１２０
の薄くされた部分の下部の多結晶シリコンｗ１１９が早
く蝕刻され、この部分からシリコン酸化膜１７が露呈し
、他の領域には選択的に多結晶シリコン［１９が残る。

次に、残っている上記レジスト［Ｉ２０を酸素プラズマ
中で焼却するか、硫酸系水溶液で処理することにより剥
離した後、第１図（ｆ）に示すように、イオン注入法に
より、例えば加速電界５ｏＫｅ■、ドーズ量２ｘ１０”
　／ｃｍ２程度でボロンなどのｎ型不純物を多結晶シリ
コン１ｉ１１９に注入する。

なお、予め第１図（ｄ）の工程で多結晶シリコン層１９
を成長させるときにドーパントとしてｎ型不純物を添加
することにより、多結晶シリコン層１９の成長と同時に
ｎ型不純物を注入するようにしてもよい。

この後、緩衝フッ酸水溶液を用いてシリコン酸化膜１７
を除去した後、第１図（ｌに示すように、リソグラフィ
技術により上記ベース、エミッタ領域１３上を覆うよう
にフォトレジスト膜２１を形成し、次にこのレジスト膜
２１をマスクにして多結晶シリコン層１９を選択的にエ
ツチング除去する。

次に、第１図（ｈ）に示すように、コレクタコンタクト
領域１４上をフォトレジストｌ１１２２などでマスクし
ておき゛、次にイオン注入法により、例えば加速電界４
０ＫｅＶ、ドーズｊｉ２ｘ１０”　／ｃｍ２程度でボロ
ンなどのｎ型不純物の注入を行なう。このとき注入され
た不純物イオンはベース。

エミッタ領域１３上に残されている窒化シリコン膜１６
とその下部のシリコン酸化膜１５を通過し、ベース、エ
ミッタ領域１３にまで達する。この結果、このベース、
エミッタ領域１３内にはＰ型の内部ベース領域（活性ベ
ース領域）２３が形成される。

次に、第１図（１）に示すように、上記フォトレジスト
ｍ２２を除去した後、窒化シリコン膜１６をマスクとし
て多結晶シリコンＷＪ１９を熱酸化し、その表面にシリ
コン酸化膜２４を２０００人ないし３０００人程度成長
させる。ここで図示するように、予め多結晶シリコン層
１９に添加されたｎ型不純物が拡散され、外部ベース領
域（Ｐ＋ベース領域）２５が形成される。これと同時に
、予めイオン注入された内部ベース領［２３がドライブ
拡散される。さらに、これと同時に窒化シリコン膜１６
の側壁と隣接する多結晶シリコン層１９の側壁も酸化さ
れ、これにより多結晶シリコン層１９によるベース引き
出し電極の分離形成及びこのベース引き出し電極と、こ
の後の工程で形成されるべきエミッタ領域との分離が同
時に行なわれる。この工程の際に、窒化シリコン膜１６
の膜厚が厚いと多結晶シリコン［１１９の側壁が十分に
酸化されずに分離が不十分となり、他方、窒化シリコン
膜１６の膜厚が薄すぎると、この窒化シリコン膜１６に
ピンホールが多数発生し、多結晶シリコン層１９の酸化
時に窒化シリコン１１１６のピンホール位置に対応した
部分すなわち、この後にエミッタ領域を形成すべき領域
、すなわち内部ベース領域２３の表面が酸化されてしま
う。従って、窒化シリコン１９１６は上記のような不都
合が生じないような膜厚に設定する必要があり、この膜
厚は例えば８００人ないし１０００人程度０範囲にある
ことが好ましい。

次に、第１図（ｊ）に示すように、上記窒化シー　リコ
ン１１１６を例えばＣＦ４と０２の混合ガスプラズマを
用いた等方性ドライエツチング法により除去し、さらに
その下地膜であるシリコン酸化膜１５を緩衝フッ酸水溶
液により除去する。ここで、多結晶シリコン層１９の表
面に形成されているシリコン酸化１９２４は２０００人
ないし３０００人と厚いため、コレクタコンタクト領域
１４及び内部ベース領域２３上のシリコン酸化［１１５
のみが全面除去され、コレクタコンタクト領域１４及び
内部ベース領域２３の表面が露呈される。なお、！ｌ衝
フッ酸水溶液などを用いるウェットエツチング法は等方
性エツチングであるため、多結晶シリコン層１９からな
るベース引き出し電極とエミッタ領域を形成すべき内部
ベース領域２３の表面とを分離しているシリコン酸化膜
２４にサイドエッチが入り、エミッタ領域に対する開口
幅が大きくなることがある。これを防止するためには、
シリコン酸化膜１５をＣＦ４などのガスを用いた異方性
ドライエツチング法により除去すればよい。このＣＦ４
などのガスプラズマは、多結晶シリコン膜などをエツチ
ングする際に使用される塩素系ガスプラズマに比べ、単
結晶シリコン膜に与える損傷が十分に小さく、しかもシ
リコン酸化膜と単結晶シリコン膜とのエツチングにおけ
る選択性も十分にとることができる。このため、内部ベ
ース領ｗｔ２３の表面を露出する際のエツチング工程で
は表面に損傷が与えられず、後工程で行なわれる熱拡散
工程に回答影響を与えない。

次に、減圧ＣｖＤにより多結晶シリコン層２６を成長さ
せ、この多結晶シリコン１ｉ２６にヒ素などのｎ型不純
物イオンをイオン注入法により添加する。

なお、この多結晶シリコン！１２６を成長させるとき、
ヒ素などのｎ型不純物を含んだ膜を成長させるようにし
てもよい。そして、リソグラフィ技術を用いて上記多結
晶シリコン層２６をコレクタコンタクト領域１４上及び
内部ベース領１２３の表面上にのみ残し、この後、熱酸
化法などにより多結晶シリコン層２６からｎ型不純物の
拡散を行ない内部ベース領域２３の表面にエミッタ領域
２７を形成する。

この後は、第１図（ｋ）に示すように、多結晶シリコン
層２６をマスクとして緩衝フッ酸水溶液などを用いてベ
ース引き出し電極としての多結晶シリコン層１９上のシ
リコン酸化！１２４を選択的に除去し、さらにシリコン
酸化膜などの層間絶縁膜２８をＣＶＤにより成長させ、
次にこの層間絶縁膜２８に対して上記２箇所の多結晶シ
リコン層２６の表面及び多結晶シリコン層１９の表面に
通じるコンタクトホール２９．３０．３１をリソグラフ
ィ技術を用いて開口する。さらに、この上に配線用の金
属材料、例えばアルミニューム、アルミニュームとシリ
コンとの合金、アルミニューム、シリコン及び銅の合金
などからなる膜を堆積し、これをリソグラフィ技術によ
り上記各コンタクトホール２９．３０．３１上にのみに
残してコレクタ電極３２．エミッタ電極３３及びベース
電極３４を形成する。そして、この後に図示しない表面
保護膜によって全面を覆うことによりｎｐｎトランジス
タが完成する。

このように上記実施例の方法では、単結晶シリコン層に
対して損傷を与える塩素系ガスプラズマを用いた異方性
ドライエツチングが行なわれる際には、エミッタ領域２
７が形成される活性領域上には窒化シリコン膜１６が設
けられているため、活性領域の表面は異方性ドライエツ
チングのプラズマ雰囲気にさらされない。このため、表
面が損傷を受けず、後の工程の熱酸化工程は回答影響を
受けない。従って、異方性ドライエツチング法が有する
高い寸法精度を利用してトランジスタの寸法を縮小化す
ることができる。

また、窒化シリコン膜１６の側壁と隣接する多結晶シリ
コン層１９の側壁の酸化により多結晶シリコン層１９に
よるベース引き出し電極の分離形成及びこのベース引き
出し電極と、後に形成されるエミッタ領域２７との分離
を行なうようにしているので、両者がシリコン酸化膜２
４の膜厚という最少の寸法でしかも自己整合的に分離さ
れる。また、回答特殊な工程がないので、製造歩留りの
向上と高い置屋性を得ることができる。

なお、この発明は上記実施例に限定されるものではな（
種々の変形が可能であることはいうすでもない。例えば
、上記実施例の方法では層間絶縁膜２８を成長させる前
に多結晶シリコン１ｉｉ１９上に成長させたシリコン酸
化膜２４を除去している。この理由は、コレクタ、エミ
ッタ、ベース各電極３２゜３３、３４を接続するための
コンタクトホール２９．３０゜３１を形成する場合に、
各電極位置での絶縁膜の膜厚を一定するためである。こ
れを一定にしないと膜厚の薄い部分で絶縁膜にサイドエ
ッチが生じ、不都合が発生する。しかし、異方性ドライ
エツチング法１下地膜との選択性がよい条件でエツチン
グを行なう場合には、上記シリコン酸化ｇ１２４を除去
せず、そのまま残した状態でコンタクトホールを開口す
るようにしてもよい。第２図はこのような工程を経て製
造されたｎｐｎトランジスタの最終的な構成を示す断面
図である。なお、第２図において、第１図と対応する箇
所には同じ符号を付してその説明は省略する。

また、上記第１図及び第２図の実施例の方法では、他の
素子との素子分離及びコレクタ領域とベース、エミッタ
領域との分離を埋込酸化により行なう場合について説明
したが、これは前記したようにｐｎ接合による分離、ト
レンチ方式による分離なども利用することができる。

第３図は素子分離に埋込酸化の代わりにｐｎ接合分離を
採用した場合の方法による最終的な構成を示す断面図で
ある。この方法では、Ｐ型基板１０上に高不純物濃度の
Ｎ＋型型溝導体層１１形成した後、この上にエピタキシ
ャル層４０を成長させる。

次に、このエピタキシャル層４０内に熱拡散法もしくは
イオン注入法によりＰ型の拡散領域４１を形成して素子
分離を行なう。この後、エピタキシャル層４０内にコレ
クタ寄生抵抗を低減するためのＮ１型領域４２を拡散に
よりＮ＋型型溝導体層１１達するように形成した後、選
択酸化法によりシリコン酸化膜４３を形成して素子分離
とＮゝ型領領域４２ベース、エミッタ領域（領域２３．
２５．２７で構成されている）との分離を行なう。以降
の工程は第１図の実施例の場合と同様であり、第１図と
対応する箇所には同じ符号を付してその説明は省略する
。

第４図は素子分離に埋込酸化の代わりに浅いトレンチと
深いトレンチとからなる二種類のトレンチを採用した場
合の方法による最終的な構成を示す断面図である。この
方法では、Ｐ型基板５０上に＾不純物濃度のＮ＋型型環
導体層５１、このＮ＋型型半体体層５１上低不純物濃度
のＮ型エピタキシャル層５２を順次堆積し、次に浅いト
レンチ分！ｌ領域５３を形成してコレクタコンタクト領
域１４とベース。

エミッタ領域１３との分離を行ない、次に底部が基板５
０内に達するような深いトレンチ分離領域５４を形成し
て他の素子との素子分離を行なう。また、コレクタコン
タクト領域１４はコレクタ寄生抵抗を低減する目的で高
濃度にｎ型不純物が導入される。

以降の工程は第１図の実施例の場合と同様であり、第１
図と対応する箇所には同じ符号を付してその説明は省略
する。

第５図は素子分離に埋込酸化の代わりに深いトレンチと
選択酸化を採用した場合の方法による最終的な構成を示
す断面図である。この方法は、第４図の実施例の場合と
同様にＰ型基板５０上に高不純物濃度のＮ＋＋半導体１
ｉ１５１、このＮゝ型型半体体層５１上低不純物濃度の
Ｎ型エピタキシャル層５２を順次堆積し、まず底部が基
板５０内に遅するような深いトレンチ分離領ｗ＜５４を
形成して他の素子との素子分離を行なう。次に、選択酸
化法によりシリコン酸化ｇ１５５を形成してコレクタコ
ンタクト領域１４とベース、エミッタ領域１３との分離
を行なう。

以降の工程は第１図の実施例の場合と同様であり、第１
図と対応する箇所には同じ符号を付してその説明は省略
する。

このように上記各実施例によれば、活性領域表面に損傷
を与えることなく、異方性ドライエツチング法が有する
高い寸法精度を利用してトランジスタの寸法を縮小化す
ることができる。しかも、ベース引き出しＮ橿の形成及
びこのベース引き出し電極と、後に形成されるエミッタ
領域２７との分離をシリコン酸化ＩＩ！１２４の形成で
行なうようにしているので、両者がシリコン酸化膜２４
の膜厚という最少の寸法でしかも自己整合的に分離され
、ベース抵抗の大幅な低減化と素子の縮小化を達成する
ことができる。

なお、上記各実施例では多結晶シリコン層１９によって
ベース引き出し電極などを構成する場合について説明し
たが、これは一般にポリサイドと称されているように下
層が多結晶シリコン層で上層がモリブデン、チタン、タ
ングステンなどの高融点金属とシリコンとの化合物から
なる層の二層構造でベース引き出し電極などを構成する
ようにしてもよい。なお、非単結晶シリコン層として使
用される多結晶シリコン層１９はこの他にアモルファス
シリコンからなる層が使用可能である。

［発明の効果］ 以上説明したようにこの発明によれば、異方性ドライ蝕
刻による活性領域に対する損傷の発生を防止することが
でき、またベース抵抗の十分な低減化を図ることができ
、しかも製造歩留りが高くかつ量産性の高い半導体装置
の製造方法を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法による製造工程を示
す断面図、第２図ないし第５図はそれぞれこの発明の他
の実施例を説明するための断面図、第６図ないし第８図
はそれぞれ従来例の断面図である。 １０・・・Ｐ型の単結晶シリコン半導体基板、１１・・
・Ｎ＋型の単結晶シリコン半導体層、１２・・・埋込酸
化膜、１３・・・ベース、エミッタ領域、１４・・・コ
レクタコンタクト領域、１５．１７．２４・・・シリコ
ン酸化膜、１６・・・窒化シリコン膜、１８．２０．２
１．２２・・・フォトレジスト膜、１９．２６・・・多
結晶シリコン層、２３・・・内部ベース領域（活性ベー
ス領域）、２５・・・外部ベース領域（Ｐ＋ベース領域
）、２７・・・エミッタ領域、２８・・・層間絶縁膜、
２９．３０．３１・・・コンタクトホール、３２・・・
コレクタ電極、３３・・・エミッタ電極、３４・・・ベ
ース電極。 出願人代理人　弁理士　鈴江武彦 （ｄ） （ｅ） （ｆ） （ｈ） （＋） 第１図 （ｊ） （ｋ） 第１図 第４図 第５図 第６図 第７図 第８図

Claims (1)

1. 【特許請求の範囲】 １　第１導電型の半導体基体上に第１絶縁膜及びこの第
   １絶縁膜と蝕刻選択性を有する第２絶縁膜からなる積層
   膜を選択的に形成する工程と、上記積層膜の周囲及びそ
   の付近に非単結晶シリコン膜を成長させる工程と、上記
   積層膜上の非単結晶シリコン膜を除去する工程と、上記
   非単結晶シリコン膜に第２導電型の不純物を導入する工
   程と、上記第２絶縁膜を除去する工程と、第１絶縁膜を
   通じて上記基体に第２導電型の不純物を導入して第１拡
   散領域を形成する工程と、上記非単結晶シリコン膜を熱
   酸化して、この非単結晶シリコン膜下部の基体に第２導
   電型の第２拡散領域を形成すると同時に非単結晶シリコ
   ン膜の表面に第３絶縁膜を形成する工程と、上記第１拡
   散領域内に第１導電型の第３拡散領域を形成する工程と
   を具備したことを特徴とする半導体装置の製造方法。 ２　前記非単結晶シリコン膜の表面に第３絶縁膜を形成
   する際に、前記第１絶縁膜の側壁に隣接する非単結晶シ
   リコン膜の側壁及びその上面に第３絶縁膜を形成するよ
   うにした特許請求の範囲第１項に記載の半導体装置の製
   造方法。 ３　前記第１絶縁膜は膜厚が８００Åないし１０００Å
   の範囲となるように形成される特許請求の範囲第１項に
   記載の半導体装置の製造方法。 ４　前記非単結晶シリコン膜を成長させた後に、有機物
   膜を塗布形成し、ドライ蝕刻法によりエッチバックして
   表面を平坦化することにより前記積層膜上の非単結晶シ
   リコン膜を除去するようにした特許請求の範囲第１項に
   記載の半導体装置の製造方法。 ５　前記非単結晶シリコン膜を成長させる際に同時にこ
   の非単結晶シリコン膜に第２導電型の不純物を導入する
   ようにした特許請求の範囲第１項に記載の半導体装置の
   製造方法。 ６　前記非単結晶シリコン膜の代わりに多結晶シリコン
   層及び高融点金属とシリコンとの化合物層からなる積層
   構造膜を形成するようにした特許請求の範囲第１項に記
   載の半導体装置の製造方法。 ７　前記第３拡散領域の形成の前に前記第３絶縁膜をマ
   スクにして前記第１絶縁膜を除去する工程を含むことを
   特徴とする特許請求の範囲第１項に記載の半導体装置の
   製造方法。 ８　前記第１絶縁膜を除去する工程が下部の基体との蝕
   刻選択性を有する蝕刻法により行われる特許請求の範囲
   第７項に記載の半導体装置の製造方法。 ９　前記蝕刻法が等方性ドライ蝕刻法である特許請求の
   範囲第８項に記載の半導体装置の製造方法。 １０　第１導電型の単結晶シリコン基板上に比較的高い
   不純物濃度の第２導電型の第１単結晶シリコン半導体領
   域を選択的に形成する工程と、上記第１単結晶シリコン
   半導体領域上に比較的低い不純物濃度の第２導電型の第
   ２単結晶シリコン半導体領域を形成する工程と、上記第
   ２単結晶シリコン半導体領域を絶縁層で分離してベース
   、エミッタ領域及びコレクタコンタクト領域を形成する
   工程と、上記コレクタコンタクト領域上の全面に第１絶
   縁膜及びこの第１絶縁膜と蝕刻選択性を有する第２絶縁
   膜からなる第１積層膜を形成すると同時に上記ベース、
   エミッタ領域上の所定位置にのみ第１絶縁膜及びこの第
   １絶縁膜と蝕刻選択性を有する第２絶縁膜からなる第２
   積層膜を選択的に形成する工程と、上記第１及び第２積
   層膜の周囲及びその付近に第１非単結晶シリコン膜を成
   長させる工程と、上記第１及び第２積層膜上の第１非単
   結晶シリコン膜を除去する工程と、上記第１非単結晶シ
   リコン膜に第１導電型の不純物を導入する工程と、上記
   第１及び第２積層膜の第２絶縁膜を除去する工程と、上
   記第２積層膜の周囲及びその付近以外の位置の第１非単
   結晶シリコン膜を選択的に除去する工程と、上記第２積
   層膜の第１絶縁膜を通じて上記ベース、エミッタ領域に
   第１導電型の不純物を導入して内部ベース領域を形成す
   る工程と、上記第１非単結晶シリコン膜を熱酸化するこ
   とにより、この第１非単結晶シリコン膜からベース、エ
   ミッタ領域に第１導電型の不純物を拡散して外部ベース
   領域を形成するとともに第１非単結晶シリコン膜の表面
   に第３絶縁膜を形成して外部ベース領域の表面と接触す
   るベース引き出し電極を分離形成する工程と、上記第１
   及び第２積層膜の第１絶縁膜を除去して上記コレクタコ
   ンタクト領域及び上記内部ベース領域の表面を露出させ
   る工程と、上記工程により露出した上記コレクタコンタ
   クト領域及び上記内部ベース領域の表面にそれぞれ第２
   非単結晶シリコン膜を選択的に形成する工程と、上記第
   ２非単結晶シリコン膜を介して上記内部ベース領域に第
   ２導電型の不純物を拡散してエミッタ領域を形成する工
   程とを具備したことを特徴とする半導体装置の製造方法
   。 １１　前記第１非単結晶シリコン膜の表面に第３絶縁膜
   を形成する際に、前記第２積層膜の第１絶縁膜の側壁に
   隣接する第１非単結晶シリコン膜の側壁及びその上面に
   第３絶縁膜を形成するようにした特許請求の範囲第１０
   項に記載の半導体装置の製造方法。 １２　前記第１絶縁膜は膜厚が８００Åないし１０００
   Åの範囲となるように形成される特許請求の範囲第１０
   項に記載の半導体装置の製造方法。 １３　前記第１非単結晶シリコン膜を成長させた後に、
   有機物膜を塗布形成し、ドライ蝕刻法によりエッチバッ
   クして表面を平坦化することにより前記第１及び第２積
   層膜上の第１非単結晶シリコン膜を除去するようにした
   特許請求の範囲第１０項に記載の半導体装置の製造方法
   。 １４　前記第１非単結晶シリコン膜を成長させる際に同
   時にこの第１非単結晶シリコン膜に第１導電型の不純物
   を導入するようにした特許請求の範囲第１０項に記載の
   半導体装置の製造方法。 １５　前記第１非単結晶シリコン膜の代わりに多結晶シ
   リコン層及び高融点金属とシリコンとの化合物層からな
   る積層構造膜を形成するようにした特許請求の範囲第１
   ０項に記載の半導体装置の製造方法。 １６　前記第１絶縁膜は前記第３絶縁膜をマスクにして
   除去される特許請求の範囲第１０項に記載の半導体装置
   の製造方法。 １７　前記第１絶縁膜を除去する工程が下部の単結晶シ
   リコン半導体領域との蝕刻選択性を有する蝕刻法により
   行われる特許請求の範囲第１６項に記載の半導体装置の
   製造方法。 １８　前記蝕刻法が等方性ドライ蝕刻法である特許請求
   の範囲第１７項に記載の半導体装置の製造方法。