JPH0669096B2 - 絶縁ゲート型電界効果トランジスタ - Google Patents

絶縁ゲート型電界効果トランジスタ

Info

Publication number
JPH0669096B2
JPH0669096B2 JP1274697A JP27469789A JPH0669096B2 JP H0669096 B2 JPH0669096 B2 JP H0669096B2 JP 1274697 A JP1274697 A JP 1274697A JP 27469789 A JP27469789 A JP 27469789A JP H0669096 B2 JPH0669096 B2 JP H0669096B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon
film
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1274697A
Other languages
English (en)
Other versions
JPH02263474A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58151405A external-priority patent/JPS6043869A/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1274697A priority Critical patent/JPH0669096B2/ja
Publication of JPH02263474A publication Critical patent/JPH02263474A/ja
Publication of JPH0669096B2 publication Critical patent/JPH0669096B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲート型電界効果トランジスタに関する
ものである。
〔従来の技術〕
従来、絶縁ゲート型電界効果トランジスタの外表面は、
半導体層を保護する目的から有機樹脂等の保護膜で覆わ
れている。
たとえば、特開昭58−134476号公報に記載されている絶
縁ゲート型電界効果トランジスタについて説明する。
ガラス基板の上面には、クロムからなるゲート電極が形
成されている。そして、ゲート電極の上面を被うように
シリコン窒化膜からなるゲート絶縁膜が形成されてい
る。さらに、ゲート絶縁膜の上面には、アモルファスシ
リコン層が形成されている。そして、上記アモルファス
シリコン層の上面には、ソース電極およびドレイン電極
が前記ゲート電極を挟むように対向して配設されてい
る。
以上のような絶縁ゲート型電界効果トランジスタは、前
記アモルファスシリコン層、ソース電極、およびドレイ
ン電極がシリコン窒化膜、およびポリイミド樹脂からな
る絶縁保護膜によって被われている。
このような絶縁保護膜の構成により、従来の絶縁ゲート
型電界効果トランジスタは、それ自体からの水(湿度)
の侵入、またはクラックの発生による水の侵入等による
特性の劣化を防止している。また、前記ソース電極ある
いはドレイン電極を形成しているP型またはN型のアモ
ルファスシリコン層上にアルミニウム電極が真空蒸着方
法によって形成される。上記真空蒸着方法は、アモルフ
ァスシリコン層とアルミニウム電極とを100℃ないし150
℃で、加熱処理を50時間程度行なっている。
しかし、アルミニウムは、アモルファスシリコン中に異
常拡散して、電気的劣化をおこしてしまう。このため、
アルミニウムは、PI接合またはNI接合において、深く侵
入して接合特性を変質させてしまっていた。
このため、P型またはN型アモルファスシリコン上に
は、アルミニウムのような金属を真空蒸着させるのでは
なく、酸化物導電膜を形成することが試みられている。
すなわち、P型アモルファスシリコンに対しては、酸化
スズからなる透光性導電酸化膜を、またN型アモルファ
スシリコンに対しては、酸化インジウムを主成分とする
透光性導電酸化膜(酸化スズを10重量%以下添加した酸
化インジウム)を密接させるということが試みられてい
る。
さらに、必要に応じてその透光性導電酸化膜上に反射性
金属であるアルミニウム、または銀を形成させる方法が
知られている。
〔発明が解決しようとする課題〕
上記従来例のような絶縁ゲート型電界効果トランジスタ
のごとき構造とすると、150℃で作製しても500時間まで
は、電気特性の劣化を10%以内に防ぐことができた。
しかし、上記絶縁ゲート型電界効果トランジスタは、同
じ条件で、500時間ないし2000時間経つと、初期の効率
が8.3%(1.05cm2)であったのが、その5%(500時
間)ないし25%(2000時間)に劣化(低下)する。
その原因を詳細に検討していくと、P型またはN型領域
のアモルファス半導体と透光性導電酸化膜との界面に
は、透光性導電酸化膜からの酸素がアモルファス半導体
のシリコンと結びつき、酸化珪素膜を形成する。特に、
N型アモルファスシリコンは、リンガラスに、P型アモ
ルファスシリコンは、ホウ素ガラスになる。
そして、これらのガラスは、絶縁性を有するため、、絶
縁ゲート型電界効果トランジスタの特性劣化の原因とな
ることが判明した。
すなわち、アモルファスシリコンは、化学的に結晶半導
体に比べて不安定でありかつ反応し易いため、絶縁ゲー
ト型電界効果トランジスタにおける劣化がアモルファス
シリコン中のシリコンにあることが判明した。
また、半導体としてアモルファスシリコンの代わりに微
結晶または多結晶の結晶性を有する半導体を用いた場
合、その成分中のアモルファスシリコン分は、約50%と
なっているため、酸化スズ・インジウムや透光性導電酸
化膜との反応をアモルファスシリコンのみの場合に比べ
て約1/2とすることができる。
しかし、微結晶または多結晶の結晶性を有する半導体を
用いた場合においても、本質的に劣化特性を有すること
には変わりがなく、さらに抜本的な解決法が求められて
いた。
本発明は、以上のような課題を解決するためのもので、
特性や信頼性を向上させることができる絶縁ゲート型電
界効果トランジスタを提供することを目的とする。
本発明は、電極からソース領域およびドレイン領域への
異常拡散を防ぐことができる絶縁ゲート型電界効果トラ
ンジスタを提供することを目的とする。
〔課題を解決するための手段〕
前記目的を達成するために、本発明の絶縁ゲート型電界
効果トランジスタは、基板(1)と、当該基板(1)上
に、ゲート絶縁膜によって絶縁されるように形成された
ゲート電極(11)、(11′)と、前記基板(1)および
ゲート電極(11)、(11′)上に形成されたソース領域
(12)、(14)、ドレイン領域(14)、(20)、および
チャネル形成領域(13)、(13′)からなる非単結晶半
導体層(21)と、上記ソース領域(12)、(14)および
ドレイン領域(14)、(20)上に形成された炭化珪素半
導体層(22)と、当該炭化珪素半導体層(22)上に形成
された酸化物透光性導電膜(23)と、当該酸化物透光性
導電膜(23)および非単結晶半導体層(21)上に形成さ
れた窒化珪素膜(15)と、当該窒化珪素膜(15)上に形
成された有機樹脂保護絶縁膜(16)と、上記窒化珪素膜
(15)および有機樹脂保護絶縁膜(16)に開けられた開
口部を介して各領域と電気的に接続する電極(17)、
(18)、(19)とから構成される。
〔作用〕
ソース領域およびドレイン領域が形成されている非単結
晶半導体層上には、たとえばSi1−x(0<X<
1)からなる炭化珪素半導体層が形成されている。ま
た、炭化珪素半導体層上には、酸化物透光性導電膜が形
成されている。すなわち、酸化物透光性導電膜は、電極
と同じ導電性であり、オーム接触をしている。
また、非単結晶半導体の導電型と同じP型またはN型の
炭化珪素半導体は、両接合界面における熱化学反応を防
止している。
さらに、炭化珪素半導体は、炭素と珪素との結合が固い
ため、酸化物透光性導電膜から酸素が遊離しても炭化珪
素半導体の珪素と結合することがない。
すなわち、炭化珪素半導体層は、酸化物透光性導電膜か
らの酸素を阻止する働きをする。
このように、ソース領域およびドレイン領域が形成され
ている非単結晶半導体層と電極が形成されている酸化物
透光性導電膜との間に炭化珪素半導体層を形成すること
によって、電極および酸化物透光性導電膜から非単結晶
半導体層へ反応し易い物質の異常拡散を防止できる。
以上のように、炭化珪素半導体層を本発明のような構成
とすることで、絶縁ゲート型電界効果トランジスタを劣
化させる原因を無くすことができた。
〔実施例〕
第1図は本発明の一実施例である絶縁ゲート型電界効果
トランジスタにおける集積化構造の縦断面図である。
第1図において、石英基板(1)上には、N型の珪素よ
りなるゲート電極(11)、(11′)が厚さ0.2μm、幅
5μmとなるように第1のマスクを用いて作製される。
さらに、ゲート電極(11)、(11′)の上には、ゲート
絶縁膜がハロゲン元素雰囲気で1100℃の温度で酸化され
て30Åないし1200Åの厚さに形成される。
さらに、上記石英基板(1)およびゲート絶縁膜上に
は、ホウ素を1PPMの濃度で注入したP型の真性の半導体
(I型珪素)が公知のプラズマ気相法または低温気相法
(LT CVD法)、光CVD法のごとき減圧気相法(LP CVD
法)により0.3μmの厚さに形成される。
次に、酸化珪素は、CVD法にて1μmの厚さに形成され
た後、フォトレジストがコーティングされ、下側よりレ
ーザ光を照射して、ゲート電極(11)、(11′)の上方
以外のレジストが除去される。
さらに、ゲート電極(11)、(11′)の上方に形成され
ていたレジストは、除去されて酸化珪素のみを残存させ
る。
さらに、これら全面にプラズマ気相法により、微結晶の
N型珪素半導体層(21)が500Åの厚さに形成される。
さらに、炭化珪素半導体層(22)、たとえばSi
1−x(0<X<1ここではx=0.9)は、100Å以下の
厚さ、ここでは50Åの厚さに同一反応炉により連続して
形成される。
さらに、透光性導電膜(23)は、炭化珪素半導体層(2
2)上に電子ビーム蒸着法により500Åの厚さで形成され
る。
この後、酸化珪素をリフトオフ法により除去し、ゲート
電極(11)および(11′)の両端とその両端とを概略一
致させて、N型珪素半導体層(21)を形成させる。その
結果、ソース領域(12)とドレイン領域(14)とをゲー
ト電極(11)とセルファラインをして形成させる。
この場合、N型ソース領域(12)、I型チャネル形成領
域(13)、N型ドレイン領域(14)、またはN型ソース
領域(14)、I型チャネル形成領域(13′)、N型ドレ
イン領域(20)のインバータ集積化構造を構成させる。
その後、窒化珪素膜(15)からなるパッシベイション膜
が作製される。この窒化珪素膜(15)は、透光性導電膜
(23)の表面、炭化珪素半導体層(Si1−x)(2
2)の表面、N型珪素半導体層(21)の表面、真性の半
導体の表面、N型珪素半導体層(14)の表面、透光性導
電膜(23)の表面を覆って形成される。
この窒化珪素膜(15)は、領域(30)に形成されている
ばかりでなく、領域(31)にも領域(30)と同様に形成
されている。
この窒化珪素膜(15)の作製は、100℃ないし300℃好ま
しくは、150℃ないし250℃の温度において、シランとア
ンモニアとを反応炉に導入し、そこに光エネルギーを供
給して水銀励起法による光CVD法により形成される。窒
化珪素膜(15)の厚さは、500Åないし1000Åの厚さに
形成させる。
その後、さらに絶縁ゲート型電界効果トランジスタを保
護する絶縁物である有機樹脂保護絶縁膜(16)、たとえ
ばポリイミド樹脂は、約2μmの厚さに形成される。そ
し、窒化珪素膜(15)および有機樹脂保護絶縁膜(16)
には、電極用穴が開けられ、電源電極(VDD)(19)、
接地電極(Vss)(17)、出力電極(18)のアノードが
アルミニウムにより形成される。
この窒化珪素膜(15)および有機樹脂保護絶縁膜(16)
の穴あけの時には、入力ゲート電極(11)、負荷のゲー
ト電極(11′)にも穴があけられ(図示せず)、インバ
ータ構造を有せしめた。
前記のように形成させた窒化珪素膜(15)は、その後に
形成した絶縁物の樹脂からの水(湿度)、あるいは絶縁
物に生じたクラックなどからの水(湿度)が真性の半導
体、あるいはその他のN型の珪素半導体等に影響するこ
とを防ぐことに効果がある。
また、水(湿度)に対して効果を有するばかりでなく、
前記半導体層を保護する絶縁物を形成する際の不純物の
半導体層への影響を防ぐことができ、さらに前記電源電
極(19)、接地電極(17)、出力電極(18)のアノード
からの不純物拡散による半導体層への影響を防止するこ
とができる。特に、真性半導体のチャネル形成領域(1
3)に対する本発明の効果は大きいものがある。
図面において明らかなごとく、N型半導体は、微結晶ま
たは多結晶構造のN型珪素半導体層(21)、炭化珪素半
導体層(22)Si1−x(0<x<1)、透光性導電
膜(23)よりなり、かかるN−N−透光性導電膜接合と
した場合、この絶縁ゲート型電界効果トランジスタまた
は集積回路装置を150℃、1000時間の放置を行っても、
絶縁ゲート型電界効果トランジスタの特性の劣化による
変化がまったく見られず、従来の単にN型珪素半導体層
上に金属を積層した場合に比べてきわめて高信頼性を有
せしめることができた。
〔発明の効果〕
本発明によれば、ソース領域およびドレイン領域が形成
されている非単結晶半導体層と、電極が形成されている
酸化物透光性導電膜との間に炭化珪素半導体層を形成し
たため、絶縁ゲート型電界効果トランジスタの経年変化
による劣化を防止することができた。
【図面の簡単な説明】
第1図は本発明の一実施例である絶縁ゲート型電界効果
トランジスタにおける集積化構造の縦断面図である。 1……石英基板 11、11′……ゲート電極 12……ソース領域 13……チャネル形成領域 14……ドレイン領域 15……窒化珪素膜 16……有機樹脂保護絶縁膜 17……接地電極 18……出力電極 19……電源電極 21……N型珪素半導体層 22……炭化珪素半導体層 23……透光性導電膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板と、 当該基板上に、ゲート絶縁膜によって絶縁されるように
    形成されたゲート電極と、 前記基板およびゲート電極上に形成されたソース領域、
    ドレイン領域、およびチャネル形成領域からなる非単結
    晶半導体層と、 上記ソース領域およびドレイン領域上に形成された炭化
    珪素半導体層と、 当該炭化珪素半導体層上に形成された酸化物透光性導電
    膜と、 当該酸化物透光性導電膜および非単結晶半導体層上に形
    成された窒化珪素膜と、 当該窒化珪素膜上に形成された有機樹脂保護絶縁膜と、 上記窒化珪素膜および有機樹脂保護絶縁膜に開けられた
    開口部を介して各領域と電気的に接続する電極と、 から構成されることを特徴とする絶縁ゲート型電界効果
    トランジスタ。
JP1274697A 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ Expired - Lifetime JPH0669096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1274697A JPH0669096B2 (ja) 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58151405A JPS6043869A (ja) 1983-08-19 1983-08-19 半導体装置
JP1274697A JPH0669096B2 (ja) 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58151405A Division JPS6043869A (ja) 1983-08-19 1983-08-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8380394A Division JPH0750420A (ja) 1994-03-31 1994-03-31 絶縁ゲート型電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH02263474A JPH02263474A (ja) 1990-10-26
JPH0669096B2 true JPH0669096B2 (ja) 1994-08-31

Family

ID=26480668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274697A Expired - Lifetime JPH0669096B2 (ja) 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH0669096B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131033A (ja) * 1994-03-31 1995-05-19 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタ
JPH0750420A (ja) * 1994-03-31 1995-02-21 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008105244A1 (ja) * 2007-02-28 2008-09-04 Zeon Corporation アクティブマトリックス基板及びその製造方法並びに平面表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134476A (ja) * 1982-02-05 1983-08-10 Mitsubishi Electric Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
JPH02263474A (ja) 1990-10-26

Similar Documents

Publication Publication Date Title
JP2923700B2 (ja) 半導体装置およびその作製方法
CN1111902C (zh) 具有含铝互连线的半导体器件
US4781765A (en) Photovoltaic device
US4733284A (en) Semiconductor devices and laminates including phosphorus doped transparent conductive film
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
US4706376A (en) Method of making semiconductor photoelectric conversion device
US4704624A (en) Semiconductor photoelectric conversion device with partly crystallized intrinsic layer
JPH02263474A (ja) 絶縁ゲイト型電界効果トランジスタ
JPH0424878B2 (ja)
JPH07131033A (ja) 絶縁ゲート型電界効果トランジスタ
US8836070B2 (en) Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode
JPH0750420A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH05267700A (ja) 半導体装置
JPH0525395B2 (ja)
US4734379A (en) Method of manufacture of solar battery
JP3079566B2 (ja) 薄膜トランジスタとその製造方法
JPS63170976A (ja) a−Si光ダイオ−ドの製造方法
JPH044757B2 (ja)
JP3336274B2 (ja) 半導体装置の作製方法
JPH023231A (ja) 薄膜トランジスタ及びその製造方法
JPS6095980A (ja) 光電変換装置
JPS6158278A (ja) 半導体装置の作製方法
JP2001028341A (ja) 半導体装置の作製方法
JPH0516671B2 (ja)
JPH0558269B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060908

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20061011

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061208

A131 Notification of reasons for refusal

Effective date: 20070620

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070829

Free format text: JAPANESE INTERMEDIATE CODE: A02